SN74LS164
http://onsemi.com
3
逻辑 图解
Q
6
Q
7
一个
B
Q
0
Q
1
Q
3
Q
2
Q
5
Q
4
MR
CP
DQ
C
D
DQ
C
D
DQ
C
D
DQ
C
D
DQ
C
D
DQ
C
D
DQ
C
D
DQ
C
D
63 4 5 11 1210 13
V
CC
= 管脚 14
地 = 管脚 7
= 管脚 号码
1
2
8
9
函数的 描述
这 ls164 是 一个 边缘-triggered 8-位 变换 寄存器 和
串行 数据 entry 和 一个 输出 从 各自 的 这 第八 stages.
数据 是 entered serially 通过 一个 的 二 输入 (一个 或者 b);
也 的 这些 输入 能 是 使用 作 一个 起作用的 高 使能
为 数据 entry 通过 这 其它 输入. 一个 unused 输入 必须
是 系 高, 或者 两个都 输入 连接 一起.
各自 低-至-高 转变 在 这 时钟 (cp) 输入
shifts 数据 一个 放置 至 这 正确的 和 enters 在 q
0
这 logical
和 的 这 二 数据 输入 (一个
•
b) 那 existed 在之前 这
rising 时钟 边缘. 一个 低 水平的 在 这 主控 重置 (mr
)
输入 overrides 所有 其它 输入 和 clears 这 寄存器
asynchronously, forcing 所有 q 输出 低.
模式 选择 — 真实 表格
运行
模式
输入 输出
模式
MR 一个 B Q
0
Q
1
–Q
7
重置 (clear) L X X L l – l
H I I L q
0
–q
6
变换 H I h L q
0
–q
6
H h I L q
0
–q
6
H h h H q
0
–q
6
l (l) = 低 电压 水平
h (h) = 高 电压 水平
x = don’t 小心
q
n
= 更小的 情况 letters 表明 这 状态 的 这 关联 输入 或者 输出 一个
q
n
=设置-向上 时间 较早的 至 这 低 至 高 时钟 转变.
: 点此下载
