交流 定时 图解
(持续)
产品 信息
这 DS90CR217 和 DS90CR218A 是 backward compat-
ible 和 这 存在 5V 频道 Link 传输者/接受者
一双 (ds90cr213, ds90cr214). 至 upgrade 从 一个 5V 至 一个
3.3v 系统 这 下列的 必须 是 addressed:
1. 改变 5V 电源 供应 至 3.3v. 提供 这个 供应 至
这 V
CC
, LVDS V
CC
和 PLL V
CC
.
2. 传输者 输入 和 控制 输入 除了 3.3v ttl/
CMOS 水平. 它们 是 不 5V tolerant.
3. 这 接受者 powerdown 特性 当 使能 wilI 锁
接受者 输出 至 一个 逻辑 低. 不管怎样, 这 5v/66 MHz
接受者 维持 这 输出 在 这 previous 状态 当
powerdown occurred.
DS90CR217 管脚 描述— 频道 Link 传输者
管脚 名字 i/o 非. 描述
TxIN I 21 TTL 水平的 输入.
TxOUT+ O 3 积极的 LVDS 差别的 数据 输出.
TxOUT− O 3 负的 LVDS 差别的 数据 输出.
TxCLK 在 I 1 TTL 水平的 时钟 输入. 这 rising 边缘 acts 作 数据 strobe. 管脚 名字 TxCLK 在.
TxCLK OUT+ O 1 积极的 LVDS 差别的 时钟 输出.
TxCLK OUT− O 1 负的 LVDS 差别的 时钟 输出.
PWR DWN
I 1 TTL 水平的 输入. Assertion (低 输入) 触发-states 这 输出, ensuring 低 电流 在
电源 向下.
V
CC
I 4 电源 供应 管脚 为 TTL 输入.
地 I 5 地面 管脚 为 TTL 输入.
PLL V
CC
I 1 电源 供应 管脚 为 pll.
PLL 地 I 2 地面 管脚 为 pll.
LVDS V
CC
I 1 电源 供应 管脚 为 LVDS 输出.
LVDS 地 I 3 地面 管脚 为 LVDS 输出.
DS90CR218A 管脚 描述— 频道 Link 接受者
管脚 名字 i/o 非. 描述
RxIN+ I 3 积极的 LVDS 差别的 数据 输入.
RxIN− I 3 负的 LVDS 差别的 数据 输入.
RxOUT O 21 TTL 水平的 数据 输出.
RxCLK IN+ I 1 积极的 LVDS 差别的 时钟 输入.
RxCLK IN− I 1 负的 LVDS 差别的 时钟 输入.
RxCLK 输出 O 1 TTL 水平的 时钟 输出. 这 rising 边缘 acts 作 数据 strobe. 管脚 名字 RxCLK 输出.
ds101080-20
C — 建制 和 支撑 时间 (内部的 数据 抽样 window) 定义 用 Rspos (接受者 输入 strobe 位置) 最小值 和 最大值
Tppos — 传输者 输出 脉冲波 位置 (最小值 和 最大值)
RSKM
≥
缆索 Skew (类型, 长度) + 源 时钟 Jitter (循环 至 循环) (便条 10) + ISI (inter-标识 干扰) (便条 11)
缆索 Skew — typicaIIy 10 ps–40 ps 每 foot, 媒介 依赖
便条 10:
循环-至-循环 jitter 是 较少 比 250 ps 在 85MHz
便条 11:
ISI 是 依赖 在 interconnect 长度; 将 是 零
图示 17. 接受者 LVDS 输入 Skew 余裕
ds90cr218a/ds90cr217
www.国家的.com11
: 点此下载
