1
数据 薄板 acquired 从 harris 半导体
SCHS116
特性
• 缓冲 输入
• 典型 传播 延迟: 7ns 在 v
CC
= 5v,
C
L
= 15pf, t
一个
= 25
o
C
• 输出 (在 温度 范围)
- 标准 输出 . . . . . . . . . . . . . . . 10 lsttl 负载
- 总线 驱动器 输出 . . . . . . . . . . . . . 15 lsttl 负载
• 宽 运行 温度 范围 . . . -55
o
c 至 125
o
C
• 保持平衡 传播 延迟 和 转变 时间
• significant 电源 减少 对照的 至 lsttl
逻辑 ics
• alternate 源 是 飞利浦/signetics
• hc 类型
- 2v 至 6v 运作
- 高 噪音 免除: n
IL
= 30%, n
IH
= 30% 的 v
CC
在 v
CC
= 5v
• hct 类型
- 4.5v 至 5.5v 运作
- 直接 lsttl 输入 逻辑 兼容性,
V
IL
= 0.8v (最大值), v
IH
= 2v (最小值)
- cmos 输入 兼容性, i
l
≤
1
µ
一个 在 v
OL
, v
OH
• related literature
- cd54hc00f3a 和 cd54hct00f3a 军队
数据 薄板, 文档 号码 3753
描述
这 Harris cd54hc00, cd54hct00, CD74HC00 和
CD74HCT00 逻辑 门 utilize 硅 门 CMOS
技术 至 达到 运行 speeds 类似的 至 LSTTL
门 和 这 低 电源 消耗量 的 标准 CMOS
整体的 电路. 所有 设备 有 这 能力 至 驱动 10
LSTTL 负载. 这 74HCT 逻辑 家族 是 functionally 管脚
兼容 和 这 标准 74ls 逻辑 家族.
引脚
cd54hc00, cd54hct00, cd74hc00, cd74hct00
(pdip, cerdip, soic)
顶 视图
订货 信息
部分 号码
温度 范围
(
o
c) 包装
pkg.
非.
CD74HC00E -55 至 125 14 ld pdip e14.3
CD74HCT00E -55 至 125 14 ld pdip e14.3
CD74HC00M -55 至 125 14 ld soic m14.15
CD74HCT00M -55 至 125 14 ld soic m14.15
CD54HC00F -55 至 125 14 ld cerdip f14.3
CD54HCT00F -55 至 125 14 ld cerdip f14.3
CD54HC00W -55 至 125 薄脆饼
CD54HCT00W -55 至 125 薄脆饼
CD54HC00H -55 至 125 消逝
CD54HCT00H -55 至 125 消逝
便条: 当 订货, 使用 这 全部 部分 号码. 增加 这 suffix 96
至 获得 这 variant 在 这 录音带 和 卷轴.
1A
1B
1Y
2A
2B
2Y
地
V
CC
4B
4A
4Y
3B
3A
3Y
1
2
3
4
5
6
7
14
13
12
11
10
9
8
january 1998
提醒: 这些 设备 是 敏感的 至 静电的 释放. 用户 应当 follow 恰当的 ic 处理 程序.
版权
©
harris 公司 1998
文件 号码
1464.2
cd54hc00, cd54hct00,
cd74hc00, cd74hct00
高 速 cmos 逻辑
四方形 2-输入 与非 门
[ /标题
(cd54
hc00,
CD54
HCT00
,
CD74
hc00,
CD74
HCT00
)
/sub-
: 点此下载
