sn54hc166, sn74hc166
8-位 并行的-加载 变换 寄存器
scls117b – 12月 1982 – 修订 将 1997
1
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
D
同步的 加载
D
直接 overriding clear
D
并行的-至-串行 转换
D
包装 选项 包含 塑料
小-外形 (d) 和 陶瓷的 flat (w)
包装, 陶瓷的 碎片 carriers (fk), 和
标准 塑料 (n) 和 陶瓷的 (j)
300-mil dips
描述
这 ’hc166 并行的-在 或者 串行-在, 串行-输出
寄存器 特性 gated 时钟 (clk, clk inh)
输入 和 一个 overriding clear (clr) 输入. 这
并行的-在 或者 串行-在 模式 是 established 用
这 变换/加载 (sh/ld
) 输入. 当 高, sh/ld
使能 这 串行 (ser) 数据 输入 和 couples
这 第八 flip-flops 为 串行 shifting 和 各自
时钟 (clk) 脉冲波. 当 低, 这 并行的
(broadside) 数据 输入 是 使能, 和
同步的 加载 occurs 在 这 next 时钟
脉冲波. 在 并行的 加载, 串行 数据 流动 是
inhibited. clocking 是 accomplished 在 这
低-至-高-水平的 边缘 的 clk 通过 一个 2-输入
积极的-也不 门 permitting 一个 输入 至 是 使用
作 一个 时钟-使能 或者 时钟-inhibit 函数. 支持
也 clk 或者 clk inh 高 inhibits clocking;
支持 也 低 使能 这 其它 时钟 输入.
这个 准许 这 系统 时钟 至 是 自由 运动,
和 这 寄存器 能 是 stopped 在 command 和
这 其它 时钟 输入. clk inh 应当 是 changed
至 这 高 水平的 仅有的 当 clk 是 高. clr
overrides 所有 其它 输入, 包含 clk, 和
resets 所有 flip-flops 至 零.
这 sn54hc166 是 典型 为 运作 在 这 全部 军队 温度 范围 的 –55
°
c 至 125
°
c. 这
sn74hc166 是 典型 为 运作 从 –40
°
c 至 85
°
c.
请 是 知道 那 一个 重要的 注意 涉及 有效性, 标准 保用单, 和 使用 在 核心的 产品 的
德州 器械 半导体 产品 和 免责声明 附之 呈现 在 这 终止 的 这个 数据 薄板.
3212019
910111213
4
5
6
7
8
18
17
16
15
14
H
Q
H
NC
G
F
B
C
NC
D
clk inh
一个
SER
NC
CLR
E
V
sh/ld
CLK
地
NC
SN54HC166 ...fk pACKAGE
(顶 视图)
CC
nc – 非 内部的 连接
1
2
3
4
5
6
7
8
16
15
14
13
12
11
10
9
SER
一个
B
C
D
clk inh
CLK
地
V
CC
sh/ld
H
Q
H
G
F
E
CLR
SN54HC166 ...j 或者 w pACKAGE
SN74HC166 . . . d 或者 n 包装
(顶 视图)
版权
1997, 德州 器械 组成公司的
生产 数据 信息 是 电流 作 的 发行 日期.
产品 遵从 至 规格 每 这 条款 的 德州 器械
标准 保用单. 生产 处理 做 不 必然地 包含
测试 的 所有 参数.
: 点此下载
