sn75lvds84, sn75lvds85
FLATLINK
传输者
slls270c – march 1997 – 修订 十一月 1999
6
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
切换 特性 在 推荐 运行 情况 (除非 否则 指出)
参数 测试 情况 最小值 典型值
†
最大值 单位
t
d0
延迟 时间, clkout
↑
至 串行 位
位置 0
– 0.2 0 0.2 ns
t
d1
延迟 时间, clkout
↑
至 串行 位
位置 1
1
7
t
c
*
0.2
1
7
t
c
)
0.2
ns
t
d2
延迟 时间, clkout
↑
至 串行 位
位置 2
t1538(
±
0 2%)
2
7
t
c
*
0.2
2
7
t
c
)
0.2
ns
t
d3
延迟 时间, clkout
↑
至 串行 位
位置 3
t
c
= 15.38 ns (
±
0.2%),
|input 时钟 jitter| < 50 ps
‡
,
看 图示 6
3
7
t
c
*
0.2
3
7
t
c
)
0.2
ns
t
d4
延迟 时间, clkout
↑
至 串行 位
位置 4
看图示 6
4
7
t
c
*
0.2
4
7
t
c
)
0.2
ns
t
d5
延迟 时间, clkout
↑
至 串行 位
位置 5
5
7
t
c
*
0.2
5
7
t
c
)
0.2
ns
t
d6
延迟 时间, clkout
↑
至 串行 位
位置 6
6
7
t
c
*
0.2
6
7
t
c
)
0.2
ns
t
sk(o)
输出 skew,
t
n
*
n
7
t
c
– 0.2 0.2 ns
t
d7
延迟 时间, clkin
↓
至 clkout
↑
t
c
= 15.38 ns (
±
0.2%),
|input 时钟 jitter| < 50 ps
‡
,
看 图示 6
4.2 ns
∆
t
()
C cle 时间 O tp t 时钟 jitter
§
t
c
= 15.38 + 0.75 sin (2
π
500e3t)
±
0.05 ns,
看 图示 7
±
70 ps
∆
t
c(o)
Cycle time, 输出 时钟 jitter
§
t
c
= 15.38 + 0.75 sin (2
π
3e6t)
±
0.05 ns,
看 图示 7
±
187 ps
t
w
脉冲波 持续时间, 高-水平的 输出 时钟
4
7
t
c
ns
t
t
转变 时间, 差别的 输出
电压 (t
r
或者 t
f
)
看 图示 3 260 700 1500 ps
t
en
使能 时间, shtdn
↑
至 阶段 锁
(yn 有效的)
看 图示 8 1 ms
t
dis
使不能运转 时间, shtdn
↓
至 止 状态
(clkout 低)
看 图示 9 250 ns
†
所有 典型 值 是 在 v
CC
= 3.3 v, t
一个
= 25
°
c.
‡
|input 时钟 jitter| 是 这 巨大 的 这 改变 在 这 输入 时钟 时期.
§
输出 时钟 jitter 是 这 改变 在 这 输出 时钟 时期 从 一个 循环 至 这 next 循环 observed 在 15 000 循环.
: 点此下载
