5
ucc1809-1/-2
ucc2809-1/-2
ucc3809-1/-2
这 典型 应用 图解 显示 一个 分开的
flyback 转换器 utilizing 这 ucc3809. 便条 那 这
电容 C
REF
和 C
VDD
是 local 解耦 capaci
-
tors 为 这 涉及 和 IC 输入 电压, 各自.
两个都 电容 应当 是 低 等效串联电阻 和 ESL 陶瓷的,
放置 作 关闭 至 这 IC 管脚 作 可能, 和 returned
直接地 至 这 地面 管脚 的 这 碎片 为 最好的 稳固.
REF 提供 这 内部的 偏差 至 许多 的 这 IC func
-
tions 和 C
REF
应当 是 在 least 0.47
µ
F 至 阻止 REF
从 drooping.
fb 管脚
这 基本 premise 的 这 UCC3809 是 那 这 电压
sense 反馈 信号 originates 从 一个 optocoupler
那 是 modulated 用 一个 外部 错误 放大器 located
在 这 secondary 一侧. 这个 信号 是 summed 和 这
电流 sense 信号 和 任何 斜度 补偿 在 这
FB 管脚 和 对照的 至 一个 1V 门槛, 作 显示 在 这
典型 应用 图解. 越过 这个 1V 门槛
resets 这 PWM 获得 和 modulates 这 输出 驱动器
在-时间 更 像 这 电流 sense 比较器 使用 在
这 uc3842. 在 这 absence 的 一个 FB 信号, 这 输出
将 follow 这 编写程序 最大 在-时间 的 这 os-
cillator.
当 adding 斜度 补偿, 它 是 重要的 至 使用
一个 小 电容 至 交流 couple 这 振荡器 波形
在之前 summing 这个 信号 在 这 FB 管脚. 用 correctly
selecting 这 发射级 电阻 的 这 optocoupler, 这 volt-
age sense 信号 能 强迫 这 FB node 至 超过 这
1V 门槛 当 这 输出 那 是 正在 对照的 ex
-
ceeds 一个 desired 水平的. 做 所以 驱动 这 UCC3809 至
零 百分比 职责 循环.
振荡器
这 下列的 等式 sets 这 振荡器 频率:
()()
[]
FCTpFRTRT
OSC
=•+ •+
−
074 27 1 2
1
.
()
DRTCTpFF
最大值 OSC
=•• + •
074 1 27.
Referring 至 图示 2 和 这 波形 在 图示 3,
当 Q1is 在, CT charges 通过 这 R
ds(在)
的 Q1 和
rt1. 在 这个 charging 处理, 这 电压 的 CT 是
sensed 通过 rt2. 这 S 输入 的 这 振荡器 获得,
s(osc), 是 水平的 敏感的, 所以 越过 这 upper thresh
-
old (设置 在 2/3 VREF 或者 3.33v 为 一个 典型 5.0v 谈及
-
ence) sets 这 Q 输出 (clk 信号) 的 这 振荡器
获得 高. 一个 高 CLK 信号 结果 在 turning 止 Q1
和 turning 在 q2. CT now discharges 通过 RT2 和
这 R
ds(在)
的 q2. CT discharges 从 3.33v 至 这
更小的 门槛 (设置 在 1/3 VREF 或者 1.67v 为 一个 典型
5.0v 涉及) sensed 通过 rt1. 这 R 输入 至 这
振荡器 获得, r(osc), 是 也 水平的 敏感的 和 resets
这 CLK 信号 低 当 CT crosses 这 1.67v thresh
-
old, turning 止 Q2 和 turning 在 q1, 初始的 另一
charging 循环.
图示 3 显示 这 波形 有关联的 和 这 oscil
-
lator 获得 和 这 PWM 获得 (显示 在 这 典型 Ap
-
plication 图解). 一个 高 CLK 信号 不 仅有的 initiates 一个
释放 循环 为 ct, 它 也 转变 在 这 内部的
NMOS 场效应晶体管 在 这 FB 管脚 造成 任何 外部 capaci
-
tance 使用 为 leading 边缘 blanking 连接 至 这个
管脚 至 是 释放 至 地面. 用 discharging 任何 ex
-
ternal 电容 完全地 至 地面 在 这 外部
switch’s 止-时间, 这 噪音 免除 的 这 转换器 是
增强 准许 这 用户 至 设计 在 小 RC com
-
ponents 为 leading 边缘 blanking. 一个 高 CLK 信号
也 sets 这 水平的 敏感的 S 输入 的 这 PWM 获得,
s(pwm), 高, 结果 在 一个 高 输出, q(pwm), 作
显示 在 图示 3. 这个 q(pwm) 信号 将 仍然是 高
直到 一个 重置 信号, r(pwm) 是 received. 一个 高 r(pwm)
信号 结果 从 这 FB 信号 越过 这 1V thresh-
old, 或者 在 软 开始 或者 如果 这 ss 管脚 是 无能.
假设 这 UVLO 门槛 是 satisfied, 这 输出 sig-
nal 的 这 IC 将 是 高 作 长 作 q(pwm) 是 高 和
s(pwm), 也 涉及 至 作 clk, 是 低. 这 输出 sig-
nal 将 是 dominated 用 这 FB 信号 作 长 作 这 FB
信号 trips 这 1V 门槛 当 CLK 是 低. 如果 这 FB
信号 做 不 交叉 这 1V 门槛 当 CLK 是 低,
这 输出 信号 将 是 dominated 用 这 最大 职责
循环 编写程序 用 这 用户. 图示 3 illustrates 这
各种各样的 波形 为 一个 设计 设置 向上 为 一个 最大
职责 循环 的 70%.
应用 信息 (内容.)
SQ
R
Q2
Q1
3
4
RT2
CT
RT1
V
REF
3.33v
1.67v
CLK
OSC
振荡器
获得
图示 2. ucc3809 振荡器.
udg-97195
: 点此下载
