5
UC1879
UC2879
UC3879
管脚 描述
CLKSYNC
(bi-directional 时钟 和 同步):
使用 作 一个 输出, CLKSYNC 提供 一个 时钟 信号. 作
一个 输入, 这个 管脚 提供 一个 同步 要点.
多样的 uc3879s, 各自 和 它们的 自己的 local 振荡器
频率, 将 是 连接 一起 用 这 CLKSYNC
管脚, 和 它们 将 同步 至 这 fastest 振荡器.
这个 管脚 将 也 是 使用 至 同步 这 UC3879 至
一个 外部 时钟, 提供 这 频率 的 这 外部
信号 是 高等级的 比 这 频率 的 这 local 振荡器.
CLKSYNC 是 内部 连接 至 一个 发射级 追随着
拉-向上 和 一个 电流 源 拉-向下 (300
µ
一个 典型).
因此 一个 外部 电阻 至 地 能 是 使用 至
改进 这 CLKSYNC pin’s 能力 至 驱动 电容的
负载.
竞赛
(错误 放大器 输出): 这个 管脚 是 这 输出 的
这 增益 平台 为 整体的 反馈 控制. 错误 放大器
输出 电压 水平 在下 0.9 volt forces 零 阶段
变换. 自从 这 错误 放大器 有 一个 相当地 低 电流
驱动 能力, 这 输出 将 是 overridden 用 驱动 它
和 一个 sufficiently 低 阻抗 源.
CT
(振荡器 频率 设置): 之后 choosing RT 至 设置
这 必需的 upper 终止 的 这 直线的 职责 循环 范围, 这
定时 电容 (ct) 值 是 计算 至 设置 这
振荡器 频率 作 跟随:
CT
Dlin
RT f
=
••
108.
连接 这 定时 电容 直接地 在 CT 和
地. 使用 一个 高 质量 陶瓷的 电容 和 低 ESL
和 等效串联电阻 为 最好的 结果. 一个 最小 CT 值 的 200pF
insures 好的 精度 和 较少 susceptibility 至 电路
布局 parasitics. 这 振荡器 和 PWM 是 设计 至
提供 实际的 运作 至 600khz.
CS
(电流 sense): 这个 管脚 是 这 非-反相的 输入 至
这 二 电流 故障 comparators 谁的 references 是
设置 内部 至 fixed 值 的 2.0v 和 2.5v. 当 这
电压 在 这个 管脚 超过 2.0v, 和 这 错误 放大器
输出 电压 超过 这 电压 在 这 ramp 输入, 这
阶段 变换 限制的 overcurrent 比较器 将 限制 这
阶段 shifting 在 一个 循环-用-循环 基准. 当 这
电压 在 这个 管脚 超过 2.5v, 这 电流 故障 获得 是
设置, 这 输出 是 强迫 止, 和 一个 软 开始 循环 是
initiated. 如果 一个 常量 电压 在之上 2.5v 是 应用 至
这个 管脚 这 输出 是 无能 和 使保持 低. 当 CS
是 brought 在下 2.5v, 这 输出 将 begin 切换 在
0 degrees 阶段 变换 在之前 这 SS 管脚 begins 至 上升.
这个 情况 将 不 prematurely deliver 电源 至 这
加载.
delseta-b, delsetc-d
(输出 延迟 控制): 这
用户 编写程序 电流 从 这些 管脚 至 地 设置
这 转变 在 延迟 为 这 相应的 输出 一双. 这个
延迟 是 introduced 在 这 转变 止 的 一个 转变
和 这 转变 在 的 另一 在 这 一样 leg 的 这 桥
至 准许 resonant 切换 至 引领 放置. 独立的
延迟 是 提供 为 这 二 half-bridges 至
accommodate differences 在 这 resonant 电容
charging 电流.
EA–
(错误 放大器 反相的 输入): 这个 是 正常情况下
连接 至 这 电压 分隔物 电阻器 这个 sense
这 电源 供应 输出 电压 水平的. 这 循环
补偿 组件 是 连接 在 这个
管脚 和 竞赛.
地
(信号 地面): 所有 电压 是 量过的 和
遵守 至 地. 这 定时 电容 在 ct, 和 绕过
电容 在 VREF 和 VIN 应当 是 连接
直接地 至 这 地面 平面 near 地.
OUTA – OUTD
(输出 一个-d): 这 输出 是 100mA
totem 柱子 输出 驱动器 优化 至 驱动 场效应晶体管 驱动器
ics. 这 输出 运作 作 pairs 和 一个 名义上的 50%
职责 循环. 这 一个-b 一双 是 将 至 驱动 一个
half-桥 在 这 外部 电源 平台 和 是
同步 至 这 时钟 波形. 这 c-d 一双 驱动
这 其它 half-桥 和 切换 阶段 shifted 和
遵守 至 这 一个-b 输出.
PWRGND
(电源 地面): VC 应当 是 绕过 和
一个 陶瓷的 电容 从 VC 至 这 部分 的 这 地面
平面 那 是 连接 至 pwrgnd. 任何 必需的 大(量)
reservoir 电容 应当 是 连接 在 并行的.
PWRGND 和 地 应当 是 连接 在 一个 单独的
要点 near 这 碎片 至 优化 噪音 拒绝 和
降低 直流 电压 drops.
RAMP
(电压 ramp): 这个 管脚 是 这 输入 至 这 PWM
比较器. 连接 它 至 CT 为 电压 模式 控制.
为 电流 模式 控制, 连接 RAMP 至 CS 和 也
至 这 输出 的 这 电流 sense 变压器 电路.
斜度 补偿 能 是 达到 用 injecting 一个
portion 的 这 ramp 电压 从 CT 至 ramp.
: 点此下载
