mc145151–2 通过 mc145158–2
MOTOROLA
10
14–bit 变换 寄存器
14–BIT
÷
n 计数器
φ
V
mc145157–2 块 图解
φ
R
涉及 计数器 获得
阶段
探测器
B
阶段
探测器
一个
锁
发现
LD
PD
输出
f
在
OSC
在
OSC
输出
ENB
14
14
14–bit 变换 寄存器
数据
CLK
14
REF
输出
÷
n 计数器 获得
14–BIT
÷
r 计数器
14
s/r
输出
f
R
f
V
1–BIT
控制
s/r
管脚 描述
输入 管脚
f
在
频率 输入 (管脚 8)
输入 频率 从 vco 输出. 一个 rising 边缘 信号 在
这个 输入 decrements 这
÷
n 计数器. 这个 输入 有 一个
反相器 片面的 在 这 直线的 区域 至 准许 使用 和 交流
结合 信号 作 低 作 500 mv p–p. 为 大 振幅
信号 (标准 cmos 逻辑 水平), 直流 连接 将 是
使用.
clk, 数据
变换 时钟, 串行 数据 输入 (管脚 9, 10)
各自 low–to–high 转变 的 这 时钟 shifts 一个 位 的
数据 在 这 on–chip 变换 寄存器. 这 last 数据 位 entered
确定 这个 计数器 存储 获得 是 使活动; 一个 逻辑 1
选择 这 涉及 计数器 获得 和 一个 逻辑 0 选择 这
÷
n 计数器 获得. 这 entry format 是 作 跟随:
LSB
MSB
控制
第一 数据 位 在 变换 寄存器
ENB
获得 使能 输入 (管脚 11)
一个 逻辑 高 在 这个 管脚 latches 这 数据 从 这 变换 regis-
ter 在 这 涉及 分隔物 或者
÷
n latches 取决于 在 这
控制 位. 这 涉及 分隔物 latches 是 使活动 如果 这
控制 位 是 在 一个 逻辑 高 和 这
÷
n latches 是 使活动
如果 这 控制 位 是 在 一个 逻辑 低. 一个 逻辑 低 在 这个 管脚 准许
这 用户 至 改变 这 数据 在 这 变换 寄存器 没有
影响 这 counters. enb 是 正常情况下 低 和 是 搏动
高 至 转移 数据 至 这 latches.
OSC
在
, osc
输出
涉及 振荡器 输入/输出 (管脚 1, 2)
这些 管脚 表格 一个 on–chip 涉及 振荡器 当 con-
nected 至 terminals 的 一个 外部 并行的 resonant 结晶.
频率 设置 电容 的 适合的 值 必须 是
连接 从 osc
在
至 地面 和 osc
输出
至 地面.
OSC
在
将 也 提供 作 这 输入 为 一个 externally–gener-
ated 涉及 信号. 这个 信号 是 典型地 交流 结合 至
OSC
在
, 但是 为 大 振幅 信号 (标准 cmos
逻辑 水平) 直流 连接 将 也 是 使用. 在 这 外部
涉及 模式, 非 连接 是 必需的 至 osc
输出
.
输出 管脚
PD
输出
single–ended 阶段 探测器 一个 输出 (管脚 5)
这个 single–ended (three–state) 阶段 探测器 输出
生产 一个 loop–error 信号 那 是 使用 和 一个 循环 过滤 至
控制 一个 vco.
频率 f
V
> f
R
或者 f
V
leading: 负的 脉冲
频率 f
V
< f
R
或者 f
V
lagging: 积极的 脉冲
频率 f
V
= f
R
和 阶段 coincidence: high–imped-
ance 状态
φ
R
,
φ
V
double–ended 阶段 探测器 b 输出 (管脚 16, 15)
这些 输出 能 是 联合的 externally 为 一个 loop–error
信号. 一个 single–ended 输出 是 也 有 为 这个 pur-
pose (看
PD
输出
).
: 点此下载
