mc145151–2 通过 mc145158–2
MOTOROLA
3
14 x 8 只读存储器 涉及 解码器
14–BIT
÷
n 计数器
φ
V
mc145151–2 块 图解
φ
R
14–BIT
÷
r 计数器
transmit 补偿 adder
阶段
探测器
B
阶段
探测器
一个
锁
发现
LD
PD
输出
RA2
f
在
V
DD
OSC
在
OSC
输出
t/r
14
14
f
V
N13 N11 N9 N7 N6 N4 N2 N0
便条: n0 – n13 输入 和 输入 ra0, ra1, 和 ra2 有 pull–up 电阻器 那 是 不 显示.
RA0
RA1
管脚 描述
输入 管脚
f
在
频率 输入 (管脚 1)
输入 至 这
÷
n portion 的 这 synthesizer. f
在
是 典型地
获得 从 循环 vco 和 是 交流 结合 在 这 设备. 为
大 振幅 信号 (标准 cmos 逻辑 水平) 直流
连接 将 是 使用.
ra0 – ra2
涉及 地址 输入 (管脚 5, 6, 7)
这些 三 输入 establish 一个 代号 defining 一个 的 第八
可能 分隔 值 为 这 总的 涉及 分隔物, 作
定义 用 这 表格 在下.
pull–up 电阻器 确保 那 输入 left 打开 仍然是 在 一个
逻辑 1 和 需要 仅有的 一个 spst 转变 至 改变 数据 至 这
零 状态.
涉及 地址 代号
总的
分隔
RA2 RA1 RA0
分隔
值
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
8
128
256
512
1024
2048
2410
8192
n0 – n11
n 计数器 程序编制 输入 (管脚 11 – 20, 22 – 25)
这些 输入 提供 这 数据 那 是 preset 在 这
÷
N
计数器 当 它 reaches 这 计数 的 零. n0 是 这 least sig-
nificant 和 n13 是 这 大多数 重大的. pull–up 电阻器 en-
确信 那 输入 left 打开 仍然是 在 一个 逻辑 1 和 需要 仅有的
一个 spst 转变 至 改变 数据 至 这 零 状态.
t/r
transmit/receive 补偿 adder 输入 (管脚 21)
这个 输入 控制 这 补偿 增加 至 这 数据 提供 在
这 n 输入. 这个 是 正常情况下 使用 为 offsetting 这 vco
频率 用 一个 数量 equal 至 这 如果 频率 的 这
transceiver. 这个 补偿 是 fixed 在 856 当 t/r 是 低 和
给 非 补偿 当 t/r 是 高. 一个 pull–up 电阻 确保
那 非 连接 将 呈现 作 一个 逻辑 1 造成 非 补偿
增加.
OSC
在
, osc
输出
涉及 振荡器 输入/输出 (管脚 27, 26)
这些 管脚 表格 一个 on–chip 涉及 振荡器 当 con-
nected 至 terminals 的 一个 外部 并行的 resonant 结晶.
频率 设置 电容 的 适合的 值 必须 是
连接 从 osc
在
至 地面 和 osc
输出
至 地面.
OSC
在
将 也 提供 作 这 输入 为 一个 externally–gener-
ated 涉及 信号. 这个 信号 是 典型地 交流 结合 至
OSC
在
, 但是 为 大 振幅 信号 (标准 cmos
逻辑 水平) 直流 连接 将 也 是 使用. 在 这 外部
涉及 模式, 非 连接 是 必需的 至 osc
输出
.
输出 管脚
PD
输出
阶段 探测器 一个 输出 (管脚 4)
three–state 输出 的 阶段 探测器 为 使用 作 loop–error
信号. double–ended 输出 是 也 有 为 这个 pur-
pose (看
φ
V
和
φ
R
).
频率 f
V
> f
R
或者 f
V
leading: 负的 脉冲
频率 f
V
< f
R
或者 f
V
lagging: 积极的 脉冲
频率 f
V
= f
R
和 阶段 coincidence: high–imped-
ance 状态
: 点此下载
