cs5320/21/22
6 DS454PP1
cs5320 和 cs5321 切换 特性
(t
一个
= (看 便条 1); v
dd1
, v
dd2
=
5V
±
5%; v
ss1
, v
ss2
= -5v
±
5%; 输入: 逻辑 0 = 0v 逻辑 1 = v+; c
L
= 50 pf (便条 15))
注释: 15. 有保证的 用 设计, 描绘, 或者 测试.
16. 如果 mclk 是 移除, 这 modulator 将 enter 这 电源 向下 模式.
17. excludes mclk 输入. mclk 应当 是 驱动 和 一个 信号 having 上升 和 下降 时间 的 25 ns 或者 faster.
参数 标识 最小值 典型值 最大值 单位
mclk 频率 (便条 16) f
c
0.250 1.024 1.2 MHz
mclk 职责 循环 40 - 60 %
mclk jitter (在-带宽) - - 300 ps
上升 时间: 任何 数字的 输入 (便条 17)
任何 数字的 输出
t
risein
t
riseout
-
-
-
50
100
200
ns
ns
下降 时间: 任何 数字的 输入 (便条 17)
任何 数字的 输出
t
fallin
t
fallout
-
-
-
50
100
200
ns
ns
msync 建制 时间 至 mclk rising t
mss
20 - - ns
msync 支撑 时间 之后 mclk rising t
msh
20 - - ns
mclk rising 至 有效的 mflg t
mfh
-140255ns
mclk rising 至 有效的 mdata t
mdv
-170300ns
4.0 v
1.0 v
t
fallin
t
risein
4.6 v
0.4 v
t
riseout
t
fallout
图示 1. 上升 和 下降 时间
MFLG
MDATA
t
mdv
t
mdv
有效的 数据
有效的 数据
MCLK
t
mss
MSYNC
t
mfh
t
msh
图示 2. cs5320 和 cs5321 接口 定时, hbr=1