整体的 电路
toshiba riscPROCESSOR
TMPR4925XB
TENTATIVE
EJC-TMPR4925XB -4
26/dec/01 rev 0.1
toshiba 公司
2.3TX49/h2核心 block 图解
图示 3 显示 这 内部的 块 图解 的 这 tx49/h2核心
integer 单位
CP0
cp0 寄存器
mmu/tlb
例外 单位
Pipeline
控制
GPR
数据
Path
MAC
TX49/h2 核心
Debug
Support
Unit
写
缓存区
16KB
4-方法 设置
数据
Cache
16KB
4-方法 设置
操作指南
Cache
CP1
FPU
图示2.3TX49/h2 核心块 图解
2.4 tx49/h2核心 特性
这Tx49/h2 核心 是 高 效能 和 低-电源 64-位 risc 处理器 核心
developed 用 toshiba.
•
64-位 运作
•
32, 64-位 integer 一般 目的 寄存器
•
32-位 物理的 地址 空间 和 64-位 模拟的 地址 空间
•
优化 5-平台 pipeline
•
操作指南 设置
mips i, ii , iii 兼容 isa
前f (prefetch) 和 mac (乘以/accumulate) 说明.
•
16k 字节 操作指南 cache, 和16k 字节 数据 cache
4-方法 设置 associative 和 锁 函数
•
mmu (记忆 管理 单位):48-entry 全部地 associative jtlb
•
这 在-碎片 fpu supports 两个都 单独的-和 翻倍-精确 arithmetic, 作 指定 在
ieee 标准 754.
•
在-碎片 4-深的 写 缓存区
•
增强 jtag debug 特性
建造-在 debug 支持 单位 (dsu)
: 点此下载
