MOTOROLA
mpc755 部分 号码 规格 为 这
5
XPC755B
xxnnn
ld 和 xpc745b
xxnnn
ld 序列
一般 参数
当 这 驱动器 输出 阻抗 是 更好 比 这 板 阻抗 和 能 导致 反映 波
切换 instead 的 incident 波 切换. 这 电压 水平的 在 这个 这 步伐 将 出现 是
V
步伐
=L2OV
DD
×[Z
板
/(z
输出
+Z
板
)]. 如果 v
步伐
是 较少 比 这 输入 高 门槛 电压 的 这
sram, 这 sram 将 不 认识 一个 logical 高 在 一个 给 信号 直到 这 反映 波 arrives. 这
时间 延迟 在 这 arrival 的 这 incident 波 和 这 反映 波 是 决定 solely 用 这
传播 延迟 的 这 信号. 因为 的 这些 issues, motorola 做 不 推荐 或者 支持 这 使用
的 这 l2 总线 接口 的 这 影响 部分 号码 描述 在此处 在 1.8 v/2.0 v 模式.
表格 12. l2 总线 接口 交流 定时 规格
在 推荐 运行 情况 (看 表格 3)
参数 标识
300 mhz 350 mhz 400 mhz
单位 注释
最小值 最大值 最小值 最大值 最小值 最大值
建制 时间: 数据 和 parity t
DVL2CH
1.5
—1.5—1.5— ns 2
输入 支撑 时间: 数据 和 parity t
DXL2CH
0.5 — 0.5 — 0.5 — ns 2
有效的 时间:
所有 输出 当 l2cr[14–15] = 00
所有 输出 当 l2cr[14–15] = 01
所有 输出 当 l2cr[14–15] = 10
所有 输出 当 l2cr[14–15] = 11
t
L2CHOV
—
—
—
—
3.6
3.8
4.0
4.2
—
—
—
—
3.6
3.8
4.0
4.2
—
—
—
—
3.6
3.8
4.0
4.2
ns 3, 4
l2sync_在 至 高 阻抗:
所有 输出 当 l2cr[14–15] = 00
所有 输出 当 l2cr[14–15] = 01
所有 输出 当 l2cr[14–15] = 10
所有 输出 当 l2cr[14–15] = 11
t
L2CHOZ
—
—
—
—
3.5
4.0
4.2
4.5
—
—
—
—
3.5
4.0
4.2
4.5
—
—
—
—
3.5
4.0
4.2
4.5
ns 3, 5
注释:
2. 所有 输入 规格 是 量过的 从 这 中点 的 这 信号 在 question 至 这 中点 电压 的 这 rising
边缘 的 这 输入 l2sync_在. 输入 timings 是 量过的 在 这 管脚.
3. 所有 输出 规格 是 量过的 从 这 中点 电压 的 这 rising 边缘 的 l2sync_在 至 这 中点
的 这 信号 在 question. 这 输出 timings 是 量过的 在 这 管脚. 所有 输出 timings 假设 一个 purely resistive
50-
Ω
加载.
4. 这 输出 是 有效的 为 两个都 单独的-结束 和 差别的 l2clk 模式. 为 pipelined 注册 同步的
burstrams, l2cr[14–15] = 01 或者 10 是 推荐. 为 pipelined late 写 同步的 burstrams,
l2cr[14–15] = 11 是 推荐.
5. 有保证的 用 设计 和 描绘.
: 点此下载
