AD53500
–5–
rev. 0
电容 至 这 积极的 供应 (和 这 v
LDCPL
电容 至 这
负的 供应)—failure 至 做 所以 导致 considerable 热的
压力 在 这 电流-限制的 电阻(s) 在 正常的 供应
sequencing 和 将 ultimately 导致 它们 至 失败, rendering 这
部分 nonfunctional. 最终, 这 ad53500 将 呈现 至 func-
tion 正常情况下 为 小 输出 步伐 (较少 比 3 v 或者 所以) 如果 一个
或者 两个都 的 这些 caps 是 absent, 但是 它 将 展览 过度的 上升
或者 下降 时间 为 步伐 的 大 振幅.
这 ad53500 做 不 需要 特定的 电源-供应 sequenc-
ing. 不管怎样, 好的 设计 实践 dictates 那 数字的 和
相似物 控制 信号 不 是 应用 至 这 部分 在之前 这 sup-
plies 是 稳固的. violating 这个 指导原则 将 不 正常情况下 de-
stroy 这 部分, 但是 这 起作用的 输入 能 绘制 considerable
电流 直到 这 主要的 供应 是 应用.
rising-边缘 回转
控制 电流
5
V+
V
HDCPL
水平的-shifted
逻辑 驱动
V
H
V–
Q49
输出
Q50
Q48
图示 2. simplified 图式 的 这 ad53500 输出
平台 和 积极的 电流-限制 电路系统
应用 信息
电源 供应 分发, bypassing 和 sequencing
这 ad53500 牵引 substantial 瞬时 电流 从 它的
电源 供应 当 切换 在 states 和 细致的 de-
sign 的 这 电源 分发 和 bypassing 是 关键 至 获得
指定 效能. 供应 应当 是 distributed 使用
broad, 低 电感 查出 或者 (preferably) 平面 在 一个 multi-
layered 板 和 一个 专心致志的 地面-平面 layer. 所有 的 这
设备的 电源 供应 管脚 应当 是 使用 至 降低 这 inter-
nal 电感 提交 用 这 部分’s bond 线. 各自 供应
必须 是 绕过 至 地面 和 在 least 一个 0.1
µ
f 电容;
碎片-样式 电容 是 preferable 作 它们 降低 电感.
一个 或者 更多 10
µ
f (或者 更好) tantalum 电容 每 板
是 也 明智 至 提供 额外的 local 活力 存储.
这 ad53500’s 电流-限制 电路系统 也 需要 外部
绕过 电容. 图示 2 显示 一个 simplified 图式 的 这
积极的 电流-限制 电路. 过度的 集电级 电流 在
输出 晶体管 q49 creates 一个 电压 漏出 横过 这 5
Ω
电阻, 这个 转变 在 pnp 晶体管 q48. q48 diverts 这
rising-边缘 回转 电流, 关闭 向下 这 电流 mirror 和
removing 这 输出 平台’s 根基 驱动. 这 v
HDCPL
管脚 应当
是 绕过 至 这 积极的 供应 和 一个 0.039
µ
f 电容,
当 这 v
LDCPL
管脚 (不 显示) 需要 一个 类似的 电容 至
这 负的 供应. 这些 电容 确保 那 这 ad53500
做 不 电流-限制 在 正常的 输出 transitions 向上 它的
全部 8 v 评估 步伐 大小. 两个都 电容 必须 有 最小-
长度 连接 至 这 ad53500. here 又一次, 碎片 电容
是 完美的.
一些 点 关于 这 电流-限制 电路系统 应当 是 指出.
第一, 这 限制的 电流 是 不 tightly 控制, 作 它们 是
功能 的 两个都 绝对 晶体管 v
是
和 接合面 tempera-
ture; 高等级的 直流 输出 电流 是 有 在 更小的 接合面
温度. 第二, 它 是 essential 至 连接 这 v
HDCPL
: 点此下载
