CS8415A
10 DS470PP3
3. 一般 描述
这 cs8415a 是 一个 大而单一的 cmos 设备 这个
receives 和 decodes 音频的 数据 符合 至 这
aes3, iec60958, s/pdif, 和 eiaj cp1201 inter-
面向 standards.
输入 数据 是 也 差别的 或者 单独的-结束. 一个
低 jitter 时钟 是 recovered 从 这 新当选的 数据
使用 一个 pll. 这 解码 音频的 数据 是 输出
通过 一个 configurable, 3-线 输出 端口. 这
频道 状态 和 用户 数据 是 聚集 在 块
sized 缓存区 和 将 是 accessed 通过 一个 spi
或者 二-线 微控制器 端口. 为 系统
和 非 微控制器, 一个 保卫 alone 模式 准许
直接 进入 至 频道 状态 和 用户 数据 输出
管脚.
目标 产品 包含 avr, cd-r, dat,
dvd, 多媒体 扬声器, md 和 vtr 配备-
ment, 混合 consoles, 数字的 音频的 传递
和 接到 设备, 高 质量 d/一个 和
一个/d 转换器, 影响 processors, 设置-顶 tv box-
es, 和 计算机 音频的 系统.
图示 5 显示 这 供应 和 外部 connec-
tions 至 这 cs8415a, 当 配置 为 opera-
tion 和 一个 微控制器.
3.1 aes3 和 s/pdif standards
Documents
这个 数据 薄板 假设 那 这 用户 是 familiar
和 这 aes3 和 s/pdif 数据 formats. 它 是 advis-
能 至 有 电流 copies 的 这 aes3 和
iec60958 规格 在 hand 为 容易 谈及-
ence.
这 最新的 aes3 标准 是 有 从 这 au-
dio engineering society 或者 ansi 在 www.aes.org
或者 www.ansi.org. 获得 这 最新的 iec60958 stan-
dard 从 ansi 或者 从 这 国际的 electro-
技术的 commission 在 www.iec.ch. 这 最新的
eiaj cp-1201 标准 是 有 从 这 japa-
nese electronics bureau.
结晶 应用 便条 22:
overview 的 数字的
音频的 接口 数据 结构
包含 一个 有用的
tutorial 在 数字的 音频的 规格, 但是 它 应当
不 是 考虑 一个 substitute 为 这 standards.
这 paper
一个 understanding 和 implementation
的 这 scms 串行 copy 管理 系统 为
数字的 音频的 传递
, 用 clifton sanchez, 是
一个 极好的 tutorial 在 scms. 它 是 有 从
这 aes 作 preprint 3518.
3.2 pll 产品 便条
看 结晶 应用 便条 159:
pll 过滤 运算-
timization 为 这 cs8415a, cs8420, 和 cs8427
用 patrick muyshondt 和 stuart dudley dimond
iii 为 一个 tutorial 在 这 cs8415a 阶段-锁-
循环. 这个 文档 给 equations 为 selecting
这 恰当的 pll 过滤 和 指导原则 在 laying 输出
这 pc 板 为 这 最好的 效能.
4. 串行 音频的 输出 端口
一个 3-线 串行 音频的 输出 端口 是 提供. 这
端口 能 是 调整 至 合适 这 连结 设备 设置-
ting 这 控制 寄存器. 这 下列的 参数
是 可调整的: 主控 或者 从动装置, 串行 时钟 fre-
quency, 音频的 数据 决议, left 或者 正确的 justifica-
tion 的 这 数据 相关的 至 left/正确的 时钟, optional
一个-位 cell 延迟 的 这 第一 数据 位, 这 极性 的
这 位 时钟 和 这 极性 的 这 left/正确的 时钟.
用 设置 这 适合的 控制 位, 许多 为-
mats 是 可能.
图示 6 显示 一个 选择 的 一般 输出 为-
mats, along 和 这 控制 位 settings. 一个 特定的
aes3 直接 输出 format 是 包含, 这个 al-
lows 这 串行 输出 端口 进入 至 这 v, u, 和
c 位 embedded 在 这 串行 音频的 数据 stream.
这 p 位 是 replaced 用 一个 z 位 那 marks 这 开始
的 各自 块. 这 received 频道 状态 块
开始 信号 是 仅有的 有 在 硬件 模式, 作
这 rcbl 管脚.
在 主控 模式, 这 left/正确的 时钟 和 这 串行
位 时钟 是 输出, 获得 从 这 recovered
rmck 时钟. 在 从动装置 模式, 这 left/正确的 时钟
和 这 串行 位 时钟 是 输入. 这 left/正确的
时钟 必须 是 同步的 至 这 适合的 mas-