rev. 0
AD7492
–9–
代号
1
0
–
1
0
4089
–
0.8
357830672556204515341023
512
–
0.6
–
0.4
–
0.2
0.2
0.4
0.6
0.8
tpc 7. 典型 inl 为 2.75 v @ 25
°
C
代号
1
0
–
1
0
4089
–
0.8
357830672556204515341023
512
–
0.6
–
0.4
–
0.2
0.2
0.4
0.6
0.8
tpc 8. 典型 dnl 为 2.75 v @ 25
°
C
电路 描述
转换器 运作
这 ad7492 是 一个 12-位 successive approximation 相似物-至-
数字的 转换器 为基础 周围 一个 电容的 dac. 这 ad7492
能 转变 相似物 输入 信号 在 这 范围 0 v 至 v
REF
. 图示 2
显示 一个 非常 simplified 图式 的 这 模数转换器. 这 控制
逻辑, sar, 和 这 电容的 dac 是 使用 至 增加 和 sub-
tractfixed amounts 的 承担 从 这 抽样 电容 至
bring 这 比较器 后面的 在 一个 保持平衡 情况.
电容的
DAC
SWITCHES
SAR
控制 逻辑
比较器
输出 数据
12-位 并行的
V
在
V
REF
控制
输入
图示 2. simplified 块 图解 的 ad7492
图示 3 显示 这 模数转换器 在 它的 acquisition 阶段. sw2 是
关闭 和 sw1 是 在 位置 一个. 这 比较器 是 使保持 在 一个
保持平衡 情况 和 这 抽样 电容 acquires 这
信号 在 v
在
.
比较器
V
在
控制 逻辑
电容的
DAC
AGND
2k
SW2
SW1
一个
B
图示 3. 模数转换器 acquisition 阶段
图示 4 显示 这 模数转换器 在 转换. 当 转换
开始, sw2 将 打开 和 sw1 将 move 至 位置 b, 造成
这 比较器 至 变为 不平衡. 这 模数转换器 然后 runs
通过 它的 successive approximation routine 和 brings 这 com-
parator 后面的 在 一个 保持平衡 情况. 当 这 比较器 是
rebalanced, 这 转换 结果 是 有 在 这 sar 寄存器.
比较器
V
在
控制 逻辑
电容的
DAC
AGND
2k
SW2
SW1
一个
B
图示 4. 模数转换器 转换 阶段
典型 连接 图解
图示 5 显示 一个 典型 连接 图解 为 这 ad7492.
转换 是 initiated 用 一个 下落 边缘 在
CONVST
. once
CONVST
变得 低 这 busy 信号 变得 高, 和 在 这 终止
的 转换 这 下落 边缘 的 busy 是 使用 至活动 一个
中断 维护 routine. 这
CS
和
RD
线条 是 然后 使活动
在 并行的 至 读 这 12 数据 位. 这 内部的 bandgap涉及
电压 是 2.5 v, 供应 一个 相似物 输入 范围 的 0 v 至2.5 v,
制造 这 ad7492 一个 单极的 一个/d. 一个 电容 和 一个 迷你-
mum 电容 的 100 nf 是 需要 在 这 输出 的 这 ref
输出 管脚 作 它 stabilizes 这 内部的 涉及 值. 它 是recom-
mended 至 执行 一个 dummy 转换 之后 电源-向上 作 这
第一 转换 结果 可以 是 incorrect. 这个 也 确保 那
这 部分 是 在 这 准确无误的 模式 的 运作. 这
CONVST
管脚
应当 不 是 floating 当 电源 是 应用 作 一个 rising 边缘 在
CONVST
might 不 wake 向上 这 部分.
在 图示 5 这 v
驱动
管脚 是 系 至 dv
DD
,
这个 结果 在 逻辑
输出电压 值 正在 也 0 v 或者 dv
DD
. 这 电压
应用 至 v
驱动
控制 这 电压 值 的 这 输出 逻辑
signals 和 这 输入 逻辑 信号. 为 例子, 如果 dv
DD
是
有提供的 用 一个 5 v 供应 和 v
驱动
用 一个 3 v 供应, 这 逻辑
输出 电压 水平 将 是 也 0 v 或者 3 v. this 特性
准许 这 ad7492 至 接口 至 3 v 部分 当 安静的 enabling
这 一个/d 至 处理 信号 在 5 v 供应.
: 点此下载
