2000 二月 09 6
飞利浦 半导体 产品 规格
autosize ic 为 colour monitors TDA4821P
时钟 pll
在 顺序 至 measure 这 horizontal 定时 和 sufficient
精确, 它 是 推荐 至 设置 这 频率 的 这
内部的 涉及 时钟 至 48 mhz. 这个 时钟 是 发生
用 一个 乘以 PLL 从 这 外部 时钟 信号 应用
至 管脚 clk. 这 比率 在 这 内部的 和 外部
时钟 频率 (时钟 乘以 因素 是 m
clk
) 是
可编程序的 从 1 至 8 (通过 这 I
2
c-总线). 为 instance,
为 一个 外部 时钟 频率 的 8 mhz, 一个 乘以 因素
M
clk
= 6 是 需要 至 达到 一个 内部的 涉及 时钟 的
48 mhz.
之后 电源-在 的 这 IC 和 和 一个 inactive I
2
c-总线, 这
default 值 的 因素 M
clk
是 设置 至 2.
同步 和 flyback 脉冲波 comparators 和 极性
发现
这 horizontal 和 vertical 同步 脉冲波 输入 电路 在
管脚 hs 和 vs 是 能 至 handle 两个都 5 或者 3.3 v 水平的
h/v 同步 脉冲. 这 h-同步 和 v-同步 信号 是
内部 preprocessed 用 边缘 detectors 这个 deliver
积极的 脉冲 在 这 rising 和 下落 edges 的 这 输入
信号 和 是 followed 用 自动-极性 纠正
stages. 这 极性 状态 的 两个都 同步 信号 将 是
发现 和 corrected 和 是 有 作 这 i
2
c-总线
状态 位 hpol 和 vpol. 一个 积极的 极性 意思 那
这 职责 循环 是 小 比 50% (位 Hpol = 0 或者
位 Vpol = 0) 和 为 一个 负的 极性 这 职责 循环 是
大 比 50%.
这 horizontal flyback 脉冲波 在 管脚 hfb 是 内部
preprocessed 用 一个 边缘 探测器 在 这 一样 方法 作 为
h-同步 和 v-同步 脉冲. 这 度量 的 这
位置 的 这 horizontal flyback 脉冲波 提供 更远
信息 为 这 监控 微控制器 为 一个 准确无误的
自动-调整 的 这 picture 在里面 这 scanned raster
范围.
horizontal 和 vertical 定时 度量
为 各自 vertical 时期 这 IC 执行 六 horizontal 和
四 vertical 度量 (看 Figs 3 和 4).
这 leading 边缘 的 这 next vertical 同步 脉冲波 是 使用 至
转移 这 previous 度量 结果 至 这 i
2
c-总线
数据 读 寄存器 和 至 重置 这 内部的 counters 为
这 next 全部 定时 度量 循环. 在 这个 方法 这
I
2
c-总线 数据 寄存器 将 总是 包含 稳固的
样本-和-支撑 数据 (假设 那 这 同步 信号 是
稳固的) 和 它们 能 是 读-输出 通过 这 i
2
c-总线 用 一个
外部 微控制器 为 自动 adaption 的 这
显示 geometry.
moreover, 测量 这 宽度 的 这 同步 脉冲 给
更多 有利因素 此类 作:
•
一个 更好的 模式 discrimination
•
在 一些 具体情况 这 horizontal pll 的 这 deflection
控制者 运作 在 这 leading 边缘 的 这 同步
脉冲波, 在 其它 具体情况 在 这 middle 的 这 同步 脉冲波.
V
ERTICAL 定时 度量
这 参数 是 量过的 和 遵守 至 这 leading
边缘 的 这 v-同步 脉冲波 (看 图.3). 在 各自 leading 边缘
的 这 v-同步 脉冲波 在 管脚 vs 一个 12-位 计数器 是 started.
这 四 vertical timings (看 表格 1) 是 counted 作 一个
号码 的 h-同步 脉冲 在 管脚 hs 和 贮存 在 缓存区
寄存器. 这 内容 的 这些 缓存区 寄存器 是 copied
至 这 i
2
c-总线 寄存器 在 每 next v-同步 脉冲波 和
这 增加 的 LSBs (逻辑 0) 为 完成 这 全部 2-字节
数据 (看 表格 4).
这 最大 线条 计数 是 4095. 和 增强
graphics adapter (ega) 系统 和 大概
400 线条 在 31.45 khz, 这 更小的 线条 计数 将 是 9 位
长 仅有的 但是 这 决议 是 安静的 更好的 比 0.25%. 非
provisions 是 包含 为 recognizing interlaced 同步
信号 和 或者 没有 equal vertical 时期.