2002 Oct 11 8
飞利浦 半导体 产品 规格
数字的 video encoder saa7120h; saa7121h
7.2.2 T
ELETEXT 嵌入 和 ENCODING
管脚 ttx receives 一个 wst 或者 nabts teletext bitstream
抽样 在 这 llc 时钟. 在 各自 rising 边缘 的 输出
信号 (ttxrq) 一个 单独的 teletext 位 有 至 是 提供
之后 一个 可编程序的 延迟 在 这 输入 管脚.
阶段 variant interpolation 是 达到 在 这个 bitstream 在
这 内部的 teletext encoder, 供应 sufficient 小
阶段 jitter 在 这 输出 text 线条.
ttxrq 提供 一个 全部地 可编程序的 要求 信号 至
这 teletext 源, 表明 这 嵌入 时期 的
bitstream 在 线条 这个 是 可选择的 independently 为
两个都 地方. 这 内部的 嵌入 window 为 text 是 设置 至
360 (pal-wst), 296 (ntsc-wst) 或者 288 (nabts)
teletext 位 包含 时钟 run-在 位. 这 协议 和
定时 是 illustrated 在 图.10.
7.2.3 C
LOSED CAPTION ENCODER
使用 这个 电路, 数据 在 一致 和 这 规格
的 关闭 caption 或者 扩展 数据 维护, delivered 用
这 控制 接口, 能 是 encoded (线条 21). 二
专心致志的 pairs 的 字节 (二 字节 每 地方), 各自 一双
preceded 用 run-在 clocks 和 framing 代号, 是 可能.
这 真实的 线条 号码 在哪里 数据 是 至 是 encoded 在, 能
是 修改 在 一个 确实 范围.
这 数据 时钟 频率 是 在 一致 和 这
定义 为 ntsc-m 标准 32 时间 horizontal 线条
频率.
数据 低 在 这 输出 的 这 DACs corresponds 至 0 ire,
数据 高 在 这 输出 的 这 dacs corresponds 至
大概 50 ire.
它 是 也 可能 至 encode 关闭 caption 数据 为 50 Hz
地方 发生率 在 32 时间 这 horizontal 线条 频率.
7.2.4 一个
NTI
-
TAPING
(saa7120h
仅有的
)
为 更多 信息 联系 your 最近的 飞利浦
半导体 销售 办公室.
7.3 输出 接口/dacs
在 这 输出 接口, encoded y 和 C 信号 是
转变 从 数字的-至-相似物 在 一个 10-位 决议.
Y 和 C 信号 是 也 联合的 至 一个 10-位 cvbs
信号.
这 CVBS 输出 occurs 和 这 一样 处理 延迟
作 这 Y 和 C 输出. 绝对 振幅 在 这 输入 的
这 dac 为 cvbs 是 减少 用
15
⁄
16
和 遵守 至
Y 和 c dacs 至 制造 最大 使用 的 转换
范围.
输出 的 这 DACs 能 是 设置 一起 在 二 groups, 通过
软件 控制, 至 一个 最小 输出 电压 为 也
目的.
7.4 同步
这 同步 的 这 saa7120h; SAA7121H 是 能
至 运作 在 二 模式; 从动装置 模式 和 主控 模式.
在 这 从动装置 模式, 这 电路 accepts 同步
脉冲 在 这 双向的 rcv1 端口. 这 定时 和
触发 behaviour related 至 rcv1 能 是 影响 用
程序编制 这 极性 和 这 在-碎片 延迟 的 rcv1.
起作用的 斜度 的 rcv1 定义 这 vertical 阶段 和
optionally 这 odd/甚至 和 colour 框架 阶段 至 是
initialized, 它 也 能 是 使用 至 设置 这 horizontal 阶段.
如果 这 horizontal 阶段 是 不 至 是 影响 用 rcv1, 一个
horizontal 脉冲波 needs 至 是 应用 至 管脚 rcv2. 定时
和 触发 behaviour 能 也 是 影响 为 这 信号
在 管脚 rcv2.
如果 那里 是 missing 脉冲 在 RCV1 和/或者 rcv2, 这 时间
根基 的 这 ic runs 自由, 因此 一个 arbitrary 号码 的
同步 slopes 将 miss, 但是 非 额外的 脉冲
(和 这 incorrect 阶段) 必须 出现.
如果 这 vertical 和 horizontal 阶段 是 获得 从 rcv1,
rcv2 能 是 使用 为 horizontal 或者 composite blanking
输入 或者 输出.
alternatively, 这 设备 能 是 triggered 用 auxiliary
代号 在 一个
“CCIR 656”
数据 stream 在 这 mp 端口.
在 这 主控 模式, 这 时间 根基 的 这 电路
continuously runs 自由. 在 这 RCV1 端口, 这 设备 能
输出:
•
一个 vertical 同步 (vs) 信号 和 3 或者 2.5 线条 持续时间
•
一个 odd/甚至 信号 这个 是 低 在 odd 地方
•
一个 地方 sequence (fseq) 信号 这个 是 高 在 这
第一 的 4 或者 8 地方 各自.
在 这 rcv2 端口, 这 ic 能 提供 一个 horizontal 脉冲波
和 可编程序的 开始 和 停止 阶段; 这个 脉冲波 能 是
inhibited 在 这 vertical blanking 时期 至 build 向上, 为
例子, 一个 composite blanking 信号.
这 极性 的 两个都 rcv1 和 rcv2 是 可选择的 用
软件 控制.
这 长度 的 一个 地方 和 这 开始 和 终止 的 它的 起作用的 部分
能 是 编写程序. 这 起作用的 部分 的 一个 地方 总是
开始 在 这 beginning 的 一个 线条.
: 点此下载
