MT88E43B
初步的 信息
60
fixed 频率 时钟 string 的 8 脉冲 在 这 dclk
管脚. 各自 时钟 rising 边缘 occurs 在 这 centre 的
各自 数据 位 cell. dclk 是 不 发生 为 这
停止 和 开始 位. consequently, dclk 将 时钟
仅有的 有效的 数据 在 一个 附带的 设备 此类 作 一个
串行 至 并行的 变换 寄存器 或者 一个 微观的-控制.
这 mt88e43b 也 输出 一个 终止 的 文字 脉冲波
(数据 准备好) 在 这 dr
管脚. 这 数据 准备好 信号
indicates 这 reception 的 每 10-位 文字
(包含 开始 和 停止 位) sent 从 这 网络
至这 te/cpe. 这个DR信号 能 是 使用 至
中断 一个 微观的-控制. dr
能 也 导致 一个
串行 至 并行的 转换器 至 并行的 加载 它的 数据
在 一个 微控制器. 这 模式 0 数据 管脚 能 也
是 连接 至 一个 个人的 计算机’s 串行
交流 端口 之后 converting 从 cmos 至
rs-232 电压 水平.
模式 1
这个 模式 是 选择 当 这 模式 管脚 是 高. 在
这个 模式, 这 微控制器 供应 读 脉冲
(dclk) 至 变换 这 8-位 数据 words 输出 面向 这
mt88e43b 数据 管脚. 这 mt88e43b asserts dr 至
denote 这 文字 boundary 和 表明 至 这
微处理器 那 一个 新 文字 有 变为
有 (谈及 至 图示 16).
内部的 至 这 mt88e43b, 这 demodulated 数据 位
是 抽样 和 贮存. 之后 这 8th 位, 这 文字 是
并行的 承载 在 一个 8 位 变换 寄存器 和 dr
变得 低. 这 变换 寄存器’s 内容 是 shifted 输出
至 这 数据 管脚 在 这 有提供的 dclk’s rising 边缘
在 这 顺序 它们 是 received.
如果 dclk begins 当 dr 是 低, dr 将 返回 至 高
在之上 这 第一 dclk. 这个 特性 准许 这
有关联的 中断 (看 部分 在 "中断") 至 是
cleared 用 这 第一 读 脉冲波. 否则 dr 是 低 为
half 一个 名义上的 位 时间 (1/2400 秒).
之后 这 last 位 有 被 读, 额外的 dclks
是 ignored.
运输车 探测器
这 运输车 探测器 提供 一个 indication 的 这
存在 的 一个 信号 在 这 fsk 频率 带宽. 它
发现 这 存在 的 一个 信号 的 sufficient
振幅 在 这 输出 的 这 fsk 通带 filter.
这 信号 是 qualified 用 一个 数字的 algorithm 在之前
这 cd 输出 是 设置 低 至 表明 运输车 发现.
一个 8ms hysteresis 是 提供 至 准许 为
momentary 信号 漏出 输出 once cd 有 被
使活动. cd 是 released 当 那里 是 非 activity 在
这 fsk 通带 filter 输出 为 8 ms.
当 cd 是 inactive (高), 这 raw 输出 的 这
demodulator 是 ignored 用 这 数据 定时 恢复
电路 (谈及 至 图示 1). 在 模式 0, 这 数据 管脚 是
强迫 高. 非 dclk 或者 dr 信号 是 发生. 在
模式 1, 这 内部的 变换 寄存器 是 不 updated. 非
DR是 发生. 如果 这 模式 1 dclk 是 clocked,
数据 是 undefined.
便条 那 信号 此类 作 cas/声调 alert 信号,
演说 和 dtmf tones 也 lie 在 这 fsk
频率 带宽 和 这 运输车 探测器 将 是
使活动 用 这些 信号. 这 信号 将 是
demodulated 和 提交 作 数据. 至 避免 false
数据 发现, 这 fsken 管脚 应当 是 使用 至
使不能运转 这 fsk demodulator 当 非 fsk 信号 是
预期的. ringing, 在 这 其它 hand, 做 不 pose
一个 问题 作 它 是 ignored 用 这 运输车 探测器.
中断
至 facilitate 接合 和 微控制器 运动
中断 驱动 firmware, 一个 打开 流 中断
输出 int 是 提供. int 是 asserted 当
TRIGout是 低, 标准 是 高, 或者 dr 是 低. 当 int
是 asserted, 这些 信号 应当 是 读 (在 一个
输入 端口 的 这 微控制器) 至 决定 这
导致 的 这 中断 (trigout, 标准 或者 dr) 所以 那
这 适合的 回馈 能 是 制造.
当 系统 电源 是 first 应用, trigout 将 是
低 因为 电容 c3 在 trigrc (看 图示 3)
有 非 最初的 承担. 这个 将 结果 在 一个 中断
在之上 电源 向上. 也 当 系统 电源 是 first
应用 和 这 pwdn 管脚 是 低, 一个 中断 将
出现 预定的 至 标准. 自从 那里 是 非 承担 横过
这 电容 在 这 st/gt 管脚 在 图示 4, 标准 将 是
高 triggering 一个 中断. 这 中断 将 不
clear 直到 两个都 电容 是 charged. 这
微控制器 应当 ignore 中断 从 这些
来源 在 最初的 电源 向上 直到 那里 是 sufficient
时间 至 承担 这 电容.
它 是 可能 至 clear 标准 和 它的 中断 用
asserting pwdn 立即 之后 系统 电源 向上.
当 pwdn 是 高, 标准 是 低. pwdn 将 也
强迫 两个都 est 和 这 比较器 输出 低, q2
将 转变 在 所以 那 这 电容 在 这 st/gt 管脚
charges 向上 quickly (谈及 至 图示 4).
电源 向下
为 产品 需要 减少 电源
消耗量, 这 mt88e43b 能 是 powered 向上
仅有的 当 它 是 必需的, 那 是, 在之上 发现 的
一个 的 三 clip/cid call arrival 指示信号: 线条
倒置, 环绕 burst 和 ringing.
: 点此下载
