www.fairchildsemi.com 2
74AC174
•
74ACT174
函数的 描述
这 交流/act174 组成 的 六 边缘-triggered d-类型 flip-
flops 和 单独的 d 输入 和 q 输出. 这 时钟
(cp) 和 主控 重置 (mr
) 是 一般 至 所有 flip-flops.
各自 d 输入
’
s 状态 是 transferred 至 这 相应的 flip-
flop
’
s 输出 下列的 这 低-至-高 时钟 (cp) transi-
tion. 一个 低 输入 至 这 主控 重置 (mr
) 将 强迫 所有
输出 低 独立 的 时钟 或者 数据 输入. 这 交流/
act174 是 有用的 为 产品 在哪里 这 真实 输出
仅有的 是 必需的 和 这 时钟 和 主控 重置 是 com-
mon 至 所有 存储 elements.
真实 表格
H
=
高 电压 水平的
L
=
低 电压 水平的
=
低-至-高 转变
X
=
不重要
逻辑 图解
请 便条 那 这个 图解 是 提供 仅有的 为 这 understanding 的 逻辑 行动 和 应当 不 是 使用 至 估计 propagation 延迟.
输入 输出
MR
CP D Q
lx x L
H
HH
H
LL
hl x Q
: 点此下载
