DS1500
4 的 24
rtc 数据 读 模式
这 ds1500 是 在 这 读 模式 whenever
CS
(碎片 选择) 是 低 和
我们
(写 使能) 是 高. 这
设备 architecture 准许波纹-通过 进入 至 任何 有效的 address location. 有效的 数据 是 有 在
这 dq 管脚 在里面 t
AA
(地址 进入) 之后 这 last 地址ess 输入 是 稳固的, 提供 那
CS
和
OE
进入 时间 是 satisfied. 如果
CS
或者
OE
进入 时间 是 不 符合, 有效的 数据是 有 在 这 latter 的
碎片-使能 进入 (t
CSA
) 或者 在 输出-使能 进入 时间 (t
OEA
). 这 状态 的 这数据 输入/输出 管脚
(dq) 是 控制 用
CS
和
OE
. 如果 这 输出 是 使活动 在之前 t
AA
, 这 数据 线条 是 驱动 至 一个
intermediate 状态 直到 t
AA
. 如果 这 地址 输入 是 changed 当
CS
和
OE
仍然是 有效的, 输出 数据
仍然是 有效的 为 输出-数据 支撑 时间 (t
OH
) 但是 然后 变得 indeterminate 直到 这 next 地址 进入
(表格 1).
rtc 数据 写 模式
这 ds1500 是 在 这 写 模式 whenever
我们
和
CS
是 在 它们的 起作用的 状态. 这 开始 的 一个 写 是
关联 至 这 latter occurring 转变 的
我们
或者
CS
. 这 地址 必须 是使保持 有效的 全部地 这
循环.
CS
或者
我们
必须 返回 inactive 为 一个 最小 的 t
WR
较早的 至 这 initiation 的 一个 subsequent 读 或者
写 循环. 数据 在 必须 是 有效的 t
DS
较早的 至 这 终止 的 这 写 和 仍然是 有效的 为 t
DH
afterward. 在 一个
典型 应用, 这
OE
信号 是 高 在 一个 写 循环. 不管怎样,
OE
能 是 起作用的 提供 那
小心 是 带去 和 这 数据 总线至 避免 总线 contention. 如果
OE
是 低 较早的 至 一个 高-至-低 转变 在
我们
, 这 数据 总线 能 变为 起作用的 和 读 数据定义 用 这 地址 输入. 一个 低 转变 在
我们
然后 使不能运转 这 输出 t
WEZ
之后
我们
变得 起作用的 (表格 1).
数据 保持 模式
这 5v 设备 是 全部地 accessible 和 数据能 是 写 和 读 仅有的 当 v
CCI
是 更好 比 v
PF
.
不管怎样, 当 v
CCI
falls 在下 这 电源-失败 要点 v
PF
(要点 在 这个 写 保护 occurs), 这
内部的 时钟 寄存器 和 sram 是 blocked 从任何 进入. 当 在 这 数据 保持 模式, 所有
输入 是 “don’t cares” 和 输出 go 至 一个高-z 状态, 和 这 例外 的 v
CCO
,
CEO
, 和 这
可能 例外 的
KS
,
PWR
, sqw, 和
RST
. 当 v
CCI
falls 在下 这 更好 的 v
BAT
或者 v
BAUX
,
设备 电源 是 切换 从 这 v
CCI
管脚 至 这 更好 的 v
BAT
或者 v
BAUX
. rtc 运作 和 外部
sram 数据 是 maintained 从 这 电池 直到 v
CCI
是 returned 至 名义上的 水平 (表格 1).
所有 控制, 数据, 和 一个ddress 信号 必须 是 非更多 比 0.3v 在之上 v
CCI
.
: 点此下载
