7
ltc1657/ltc1657l
wr (管脚 1):
写 输入 (起作用的 低). 使用 和 csmsb
和/或者 cslsb 至 控制 这 输入 寄存器. 当 wr 和
csmsb 和/或者 cslsb 是 使保持 低, 数据 写 在 这
输入 寄存器.
cslsb (管脚 2):
碎片 选择 least 重大的 字节 (起作用的
低). 使用 和 wr 至 控制 这 lsb 8-位 输入 regis-
ters. 当 wr 和 cslsb 是 使保持 低, 这 lsb 字节
写 在 这 lsb 输入 寄存器. 能 是 连接 至
csmsb 为 同时发生的 加载 的 两个都 sets 的 输入
latches 在 一个 16-位 总线.
csmsb (管脚 3):
碎片 选择 大多数 重大的 字节 (起作用的
低). 使用 和 wr 至 控制 这 msb 8-位 输入
寄存器. 当 wr 和 csmsb 是 使保持 低, 这 msb
字节 写 在 这 msb 输入 寄存器. 能 是 连接
至 cslsb 为 同时发生的 加载 的 两个都 sets 的 输入
latches 在 一个 16-位 总线.
d0 至 d7 (管脚 4 至 11):
输入 数据 为 这 least 重大的
字节. 写 在 lsb 输入 寄存器 当 wr = 0 和
cslsb = 0.
d8 至 d15 (管脚 12 至 19):
输入 数据 为 这 大多数 signifi-
cant 字节. 写 在 msb 输入 寄存器 当 wr = 0
和 csmsb = 0.
地 (管脚 20):
地面.
reflo (管脚 21):
更小的 输入 终端 的 这 dac’s inter-
nal 电阻 ladder. 典型地 连接 至 相似物 地面.
一个 输入 代号 的 (0000)
H
将 连接 这 积极的 输入 的
这 输出 缓存区 至 这个 终止 的 这 ladder. 能 是 使用 至
补偿 这 零 规模 在之上 地面.
refhi (管脚 22):
upper 输入 终端 的 这 dac’s 内部的
电阻 ladder. 典型地 连接 至 refout. 一个 输入
代号 的 (ffff)
H
将 连接 这 积极的 输入 的 这
输出 缓存区 至 1lsb 在下 这个 电压.
refout (管脚 23):
输出 的 这 内部的 涉及 是
2.048v (ltc1657), 1.25v (ltc1657l). 典型地 con-
nected 至 refhi 至 驱动 内部的 dac 电阻 ladder.
V
CC
(管脚 24):
积极的 电源 供应 输入. 4.5v
≤
V
CC
≤
5.5v (ltc1657), 2.7v
≤
V
CC
≤
5.5v (ltc1657l). 需要
一个 0.1
µ
f 绕过 电容 至 地面.
V
输出
(管脚 25):
缓冲 dac 输出.
x1/x2 (管脚 26):
增益 设置 电阻 管脚. 连接 至 地
为 g = 2 或者 至 v
输出
为 g = 1. 这个 管脚 应当 总是 是
系 至 一个 低 阻抗 源, 此类 作 地面 或者 v
输出
,
至 确保 稳固 的 这 输出 缓存区 当 驱动
电容的 负载.
UU
U
pi fu ctio s
典型 perfor 一个 ce characTERISTICS
UW
ltc1657 0.1hz 至 10hz
电压 噪音
时间 (秒)
0
1
µ
v/div
8
1659 g19
246 107135 9
时间 (秒)
0
1
µ
v/div
8
1659 g20
246 107135 9
ltc1657l 0.1hz 至 10hz
电压 噪音
: 点此下载
