7/86
st62t30b st62e30b
1.2 管脚 描述
V
DD
和 v
SS
. 电源 是 有提供的 至 这 mcu 通过
这些 二 管脚. v
DD
是 这 电源 连接 和
V
SS
是 这 地面 连接.
oscin 和 oscout.
这些 管脚 是 内部
连接 至 这 在-碎片 振荡器 电路. 一个 quartz
结晶, 一个 陶瓷的 共振器 或者 一个 外部 时钟
信号 能 是 连接 在 这些 二 管脚.
这 oscin 管脚 是 这 输入 管脚, 这 oscout 管脚 是
这 输出 管脚.
重置
. 这 起作用的-低 重置管脚 是 使用 至 re-
开始 这 微控制器.
测试/v
PP
.
这 测试 必须 是 使保持 在 v
SS
为 也不-
mal 运作. 如果 测试 管脚 是 连接 至 一个
+12.5v 水平的 在 这 重置 阶段, 这
非易失存储器/otp 程序编制 模式 是 entered.
nmi.
这 nmi 管脚 提供 这 能力 为 asyn-
chronous 中断, 用 应用 一个 外部 非
maskable 中断 至 这 mcu. 这 nmi 输入 是
下落 边缘 敏感的 和 施密特 触发 charac-
teristics. 这 用户 能 选择 作 选项 这 availa-
bility 的 一个 在-碎片 拉-向上 在 这个 管脚.
pa0-pa5.
这些 6 线条 是 organised 作 一个 i/o
端口 (一个). 各自 线条 将 是 配置 下面 软-
ware 控制 作 输入 和 或者 没有 内部的 拉-
向上 电阻器, 中断 generating 输入 和 拉-
向上 电阻器, 打开-流 或者 推-拉 输出.
pa2/ovf, pa3/pwm, pa4/cp1 和 pa5/cp2 能
是 使用 各自 作 overflow 输出 管脚, 输出
对比 管脚, 和 作 二 输入 俘获 管脚 为 这
embedded 16-位 自动-再装填 计时器.
在 增加,
pa4-pa5
能 也 是 使用 作 相似物
输入 为 这 一个/d 转换器 当
pa0-pa3
能
下沉 20ma 为 直接 led 或者 triac 驱动.
pb4-pb6.
这些 3 线条 是 organised 作 一个 i/o
端口 (b). 各自 线条 将 是 配置 下面 软-
ware 控制 作 输入 和 或者 没有 内部的 拉-
向上 电阻器, 中断 generating 输入 和 拉-
向上 电阻器, 打开-流 或者 推-拉 输出, an-
alog 输入 为 这 一个/d 转换器.
pc4-pc7
. 这些 4 线条 是 organised 作 一个 i/o
端口 (c). 各自 线条 将 是 配置 下面 软-
ware 控制 作 输入 和 或者 没有 内部的 拉-
向上 电阻, 中断 generating 输入 和 拉-向上
电阻, 相似物 输入 为 这 一个/d 转换器, 打开-
流 或者 推-拉 输出.
pd1-pd7
. 这些 7 线条 是 organised 作 一个 i/o
端口 (portd). 各自 线条 将 是 配置 下面
软件 控制 作 输入 和 或者 没有 内部的
拉-向上 电阻, 中断 generating 输入 和
拉-向上 电阻, 相似物 输入 打开-流 或者 推-
拉 输出. 在 增加, 这 管脚 pd5/txd1 和
pd4/rxd1 能 是 使用 作 uart 输出
(pd5/txd1) 或者 uart 输入 (pd4/rxd1). 这 管脚
pd3/sout, pd2/sin 和 pd1/scl 能 也 是
使用 各自 作 数据 输出, 数据 在 和 时钟
管脚 为 这 在-碎片 spi.
计时器
. 这个 是 这 计时器 1 i/o 管脚. 在 输入 模式,
它 是 连接 至 这 预分频器 和 acts 作 ex-
ternal 计时器 时钟 或者 作 控制 门 为 这 内部的
计时器 时钟. 在 输出 模式, 这 计时器 管脚 输出
这 数据 位 当 一个 时间-输出 occurs.这 用户 能
选择 作 选项 这 有效性 的 一个 在-碎片 拉-
向上 在 这个 管脚.
: 点此下载
