S5D2509 osd 处理或者 为 监控 (初步的)
2
块 图解
这 osd 处理器 组成 的 8 blocks在 这 顶 水平的 作 显示 "图示 1: 函数的 块 图解".
那里 是 4 输入 信号 为 这 osd 处理器, 这个 是 串行 数据 (sda), 时钟 (scl) 表格 一个 微观的 控制
和 同步 信号 (hflb 和 vflb) 从 这 h/ v 同步 处理器. 通过 这 串行 数据 line, 所有 信息 为
这 osd 运作 是 transferred. here, 这 协议 是 i
2
c 总线.
这 数据 接受者 块 是 一个 解码器 为 解码 这 串行 输入 数据 从 一个 微观的 控制. 这 串行 数据 是
转变 至 一个 16-位 并行的 format 在 这 数据 接受者 块. 这 并行的 数据 是 transported 至 这 内存 或者
寄存器 用 这 总线 线条. 这 内部的 总线 是 一个 kind 的 星-总线 类型.
控制 数据 comes 从 这 数据 接受者 是 使用 至 发生 这 控制 信号 那 控制 这 character 大小,
character 位置, blank 模式, blink 模式, background 颜色, 和 etc, 在 定时 控制 和 显示 单位 block.
所有 定时 信号 至 读/ 写 数据 从/ 至 这 内部的 内存 和 只读存储器 是 也 发生 在 这 定时
控制 块. 在 这 pll 块, 这 内部的 系统 时钟 那 是 同步 和hflb 是 发生, 这个 是
使用 作 一个 定时 涉及 信号 为 这 osd 处理器.
/
/
/
/
/
17
6
16
15
14
13
12
11
10
9
8
7
23
22
21
20
19
2 3 4 241851
pwm 发生器
pwm 寄存器
osd pll
控制 寄存器
数据 接受者
(iic 控制)
定时
控制
输出 平台
显示
控制
显示 内存
(1k-字节 sram)
Multi
颜色
只读存储器
(16x3x18x12)
单独的
颜色
只读存储器
(448x18x12)
/
vco_在
VREF
VICTL
VFLB
HFLB
PWM7
PWM6
PWM5
PWM4
PWM3
PWM2
PWM1
PWM0
SCL
SDA
INT
r_输出
g_输出
b_输出
FBLK
VSSA
VDDA
VSS
VDD
v-脉冲波
h-脉冲波
CLK
PWM
数据
控制
数据
内存
数据
只读存储器
地址
Font
数据
Font
数据
Font
控制
框架
控制
行
控制
框架
控制
行
控制
h/v/clk
控制
h/v/clk
控制
显示
控制
16 16
16 9
12 12
图示 1. 函数的 块 图解
: 点此下载
