9
商业的 温度 范围
idt728980 时间 slot interchange
数字的 转变 256 x 256
CS
DS
5706 drw14
r/
W
a5-a0
d7-d0
DTA
t
CSS
t
RWS
t
ADS
t
AKD
t
RDS
t
SWD
t
FWS
t
CSH
t
RWH
t
ADH
t
AKH
t
RDZ
t
DHT
图示 10. 处理器 总线
标识 特性 最小值 典型值
(2)
最大值 单位 测试 情况
t
CSS
碎片 选择 建制 时间 10 0
ns
t
RWS
读/写 建制 时间 10
ns
t
ADS
地址 建制 时间 10
ns
t
AKD
承认 延迟 快
30 60 ns C
L
= 150pf
t
AKD
承认 延迟 慢 2.7
7.2 循环
C4i
循环
(4)
t
FWS
快 写 数据 建制 时间 20
ns
t
SWD
慢 写 数据 延迟
2.0 1.7 循环
C4i
循环
t
RDS
读 数据 建制 时间
0.5 循环
C4i
循环, c
L
= 150pf
t
DHT
数据 支撑 时间 读 20
ns R
L
= 1k
Ω
(3)
, c
L
= 150pf
t
DHT
数据 支撑 时间 写 20 10
ns
t
RDZ
读 数据 至 高 阻抗
30 60 ns R
L
= 1k
Ω
(3)
, c
L
= 150pf
t
CSH
碎片 选择 支撑 时间 0
ns
t
RWH
读/写 支撑 时间 0
ns
t
ADH
地址 支撑 时间 0
ns
t
AKH
承认 支撑 时间 10 20 40 ns R
L
= 1k
Ω
(3)
, c
L
= 150pf
便条:
1. 定时 是 在 推荐 温度 和 电源 供应 电压.
2. 典型 计算数量 是 在 25
°
c 和 是 为 设计 aid 仅有的; 不 有保证的 和 不 主题 至 生产 测试.
3. 高 阻抗 是 量过的 用 拉 至 这 适合的 栏杆 和 r
L
, 和 定时 corrected 至 cancel 时间 带去 至 释放 c
L
.
4. 处理器 accesses 是 依赖 在 这
C4i
时钟, 和 所以 一些 things 是 表示 作 multiples 的 这
C4i
.