11
商业的 温度 范围
idt72v3624/72v3634/72v3644 3.3v cmos syncbififo
TM
和 总线-相一致
256 x 36 x 2, 512 x 36 x 2, 1,024 x 36 x 2
SPM
fs1/
SEN
fs0/sd
MRS1 MRS2
x1 和 y1 reglsters
(1)
x2 和 y2 reglsters
(2)
HHH
↑
X64 X
HHH
↑↑
64 64
HHL
↑
X16 X
HHL
↑↑
16 16
HLH
↑
X8 X
HLH
↑↑
88
HLL
↑↑
并行的 程序编制 通过 端口 一个 并行的 程序编制 通过 端口 一个
LHL
↑↑
串行 程序编制 通过 sd 串行 程序编制 通过 sd
LHH
↑↑
保留 保留
LLH
↑↑
保留 保留
LLL
↑↑
保留 保留
labeled y2. 这 index 的 各自 寄存器 名字 corresponds 至 它的 先进先出 号码.
这 补偿 寄存器 能 是 承载 和 preset 值 在 这 重置 的 一个 先进先出,
编写程序 在 并行的 使用 这 先进先出’s 端口 一个 数据 输入, 或者 编写程序
在 串行 使用 这 串行 数据 (sd) 输入 (看 表格 1).
SPM
, fs0/sd, 和 fs1/
SEN
函数 这 一样 方法 在 两个都 idt 标准
和 fwft 模式.
— preset 值
至 加载 一个 先进先出’s almost-empty 标记 和 almost-全部 标记 补偿 寄存器 和
一个 的 这 三 preset 值 列表 在 表格 1, 这 串行 程序 模式 (
SPM
)
和 在 least 一个 的 这 标记-选择 输入 必须 是 高 在 这 低-至-高
转变 的 它的 主控 重置 输入 (
MRS1
,
MRS2
). 为 例子, 至 加载 这
preset 值 的 64 在 x1 和 y1,
SPM
, fs0 和 fs1 必须 是 高 当
flfo1 重置 (
MRS1
) returns 高. 标记-补偿 寄存器 有关联的 和 fifo2
是 承载 和 一个 的 这 preset 值 在 这 一样 方法 和 fifo2 主控
重置 (
MRS2
), toggled 同时发生地 和 fifo1 主控 重置 (
MRS1
). 为
相关的 preset 值 加载 定时 图解, 看 图示 3.
— 并行的 加载 从 端口 一个
至 程序 这 x1, x2, y1, 和 y2 寄存器 从 端口 一个, 执行 一个 主控
重置 在 两个都 flfos 同时发生地 和
SPM
高 和 fs0 和 fs1 低
在 这 低-至-高 转变 的
MRS1
和
MRS2
. 之后 这个 重置 是
完全, 这 第一 四 写 至 fifo1 做 不 store 数据 在 这 内存 但是 加载
这 补偿 寄存器 在 这 顺序 y1, x1, y2, x2. 这 端口 一个 数据 输入 使用 用
这 补偿 寄存器 是 (a7-a0), (a8-a0), 或者 (a9-a0) 为 这 idt72v3624,
idt72v3634, 或者 idt72v3644, 各自. 这 最高的 numbered 输入 是
使用 作 这 大多数 重大的 位 的 这 二进制的 号码 在 各自 情况. 有效的
程序编制 值 为 这 寄存器 范围 从 1 至 252 为 这 idt72v3624;
1 至 508 为 这 idt72v3634; 和 1 至 1,020 为 这 idt72v3644. 之后 所有 这
补偿 寄存器 是 编写程序 从 端口 一个, 这 端口 b 全部/输入 准备好 标记
(
FFB
/irb) 是 设置 高, 和 两个都 fifos begin 正常的 运作. 谈及 至 图示
5 为 一个 定时 图解 illustration 的 并行的 程序编制 的 这 标记 补偿 值.
— 串行 加载
至 程序 这 x1, x2, y1, 和 y2 寄存器 serially, initiate 一个 主控 重置
和
SPM
低, fs0/sd 低 和 fs1/
SEN
高 在 这 低-至-高
转变 的
MRS1
和
MRS2
. 之后 这个 重置 是 完全, 这 x 和 y 寄存器
值 是 承载 位-wise 通过 这 fs0/sd 输入 在 各自 低-至-高
转变 的 clka 那 这 fs1/
SEN
输入 是 低. 那里 是 32-, 36-, 或者 40-
位 写 需要 至 完全 这 程序编制 为 这 idt72v3624,
idt72v3634, 或者 idt72v3644, 各自. 这 四 寄存器 是 写 在
这 顺序 y1, x1, y2, 和 最终, x2. 这 first-bit 写 stores 这 大多数 重大的
位 的 这 y1 寄存器 和 这 last-位 写 stores 这 least 重大的 位 的 这 x2
寄存器. 各自 寄存器 值 能 是 编写程序 从 1 至 252 (idt72v3624),
1 至 508 (idt72v3634), 或者 1 至 1,020 (idt72v3644).
当 这 选项 至 程序 这 补偿 寄存器 serially 是 选择, 这 端口
一个 全部/输入 准备好 (
FFA
/ira) 标记 仍然是 低 直到 所有 寄存器 位 是 写.
FFA
/ira 是 设置 高 用 这 低-至-高 转变 的 clka 之后 这 last 位
是 承载 至 准许 正常的 fifo1 运作. 这 端口 b 全部/输入 准备好 (
FFB
/
irb) 标记 也 仍然是 低 全部地 这 串行 程序编制 处理, 直到
所有 寄存器 位 是 写.
FFB
/irb 是 设置 高 用 这 低-至-高 转变
的 clkb 之后 这 last 位 是 承载 至 准许 正常的 fifo2 运作. 看 图示
6 为
串行 程序编制 的 这 almost-全部 标记 和 almost-empty 标记
补偿 值 (idt 标准 和 fwft 模式)
定时 图解.
先进先出 写/读 运作
这 状态 的 这 端口 一个 数据 (a0-a35) 线条 是 控制 用 端口 一个 碎片 选择
(
CSA
) 和 端口 一个 写/读 选择 (w/
R
一个). 这 a0-a35 线条 是 在 这 高-
阻抗 状态 当 也
CSA
或者 w/
R
一个 是 高. 这 a0-a35 线条 是
起作用的 输出 当 两个都
CSA
和 w/
R
一个 是 低.
数据 是 承载 在 fifo1 从 这 a0-a35 输入 在 一个 低-至-高
转变 的 clka 当
CSA
是 低, w/
R
一个 是 高, ena 是 高, mba 是
低, 和
FFA
/ira 是 高. 数据 是 读 从 fifo2 至 这 a0-a35 输出
用 一个 低-至-高 转变 的 clka 当
CSA
是 低, w/
R
一个 是 低, ena
是 高, mba 是 低, 和
EFA
/ora 是 高 (看 表格 2). 先进先出 读 和
写 在 端口 一个 是 独立 的 任何 concurrent 端口 b 运作.
这 端口 b 控制 信号 是 完全同样的 至 那些 的 端口 一个 和 这 例外
那 这 端口 b 写/读 选择 (
W
/rb) 是 这 inverse 的 这 端口 一个 写/读
选择 (w/
R
一个). 这 状态 的 这 端口 b 数据 (b0-b35) 线条 是 控制 用 这
端口 b 碎片 选择 (
CSB
) 和 端口 b 写/读 选择 (
W
/rb). 这 b0-b35
线条 是 在 这 高-阻抗 状态 当 也
CSB
是 高 或者
W
/rb 是
注释:
1. x1 寄存器 holds 这 补偿 为
AEB
; y1 寄存器 holds 这 补偿 为
AFA
.
2. x2 寄存器 holds 这 补偿 为
AEA
; y2 寄存器 holds 这 补偿 为
AFB
.
: 点此下载
