6.42
idt7133sa/la, idt7143sa/la
高-速 2k x 16 双-端口 内存 军队, 工业的 和 商业的 温度 范围
8
定时 波形 的 读 循环 非. 1, 也 一侧
(5)
定时 波形 的 读 循环 非. 2, 也 一侧
(5)
注释:
1. 定时 取决于 在 这个 信号 是 asserted last,
OE
或者
CE
.
2. 定时 取决于 在 这个 信号 是 deasserted 第一,
OE
或者
CE
.
3. t
BDD
延迟 是 必需的 仅有的 在 一个 情况 在哪里 这 opposite 端口 是 完成 一个 写 运作 至 这 一样 地址 location. 为 同时发生的 读 行动,
BUSY
有 非
relationship 至 有效的 输出 数据.
4. 开始 的 有效的 数据 取决于 在 这个 定时 变为 有效的 last, t
AOE
, t
ACE
, t
aa,
或者 t
BDD
.
5. r/w = v
IH
, 和 这 地址 是 有效的 较早的 至 或者 coincidental 和
CE
转变 低.
2746 drw 07
t
AA
t
OH
t
OH
数据
输出
地址
t
RC
数据 VALIDPREVIOUS 数据 有效的
BUSY
输出
t
BDD
(3,4)
2746 drw 08
t
AOE
t
LZ
t
HZ
数据
输出
CE
t
ACE
有效的 数据
OE
电流
I
CC
I
SB
t
PU
50%
t
LZ
t
PD
50%
t
HZ
(1)
(4)
(1)
(4)
(2)
(2)
: 点此下载
