W89C940
4
管脚 描述
pci 接口
名字 号码 类型 描述
CLK 29 在 时钟:
总线 时钟 从 pci 总线. 所有 的 这 pci 信号, 除了 rst#, 是 同步 用
rising 边缘 的 时钟.
这 容许的 运行 频率 的 clk 为 w89c940 是 从 25mhz 至 33mhz.
RST#
87 在 重置:
异步的 重置 信号 从 pci 总线.
ad[31:00]
ad31-
AD24
AD23
ad22-
AD16
ad15-ad8
ad7-ad0
89 - 96
99
2 - 8
19 - 26
33 - 40
t/s 地址 和 数据:
bidirection 总线 为 pci 地址 和 数据 信号 transaction. ad[31:00] 是 一个 时间
分隔 总线. 二 阶段 是 使用 至 carry 这 地址 和 数据 messages 的 pci
总线. 这 地址 阶段 是 这 时钟 循环 在 这个 frame# 是 aeerted.
ad[31:24] 包含 这 大多数 重大的 字节(msb) 和 这 ad[7:0] 包含 这 least
重大的 字节(lsb) 在 这 数据 阶段.
这 数据 写 从 host 应当 是 稳固的 和 有效的 当 irdy# 是 asserted. 这
数据 驱动 用 w89c940 将 是 稳固的 和 有效的 当 trdy# 是 asserted.
c/be[3:0]#
c/be3#
c/be2#
c/be1#
c/be0#
97
9
18
27
t/s
在
总线 command 和 字节 使能:
c/be[3:0]# 定义 这 类型 的 总线 command 在 这 地址 阶段 和 这 字节
使能 在 这 数据 阶段 的 一个 transaction. 那里 是 16 类型 的 总线
command 定义 在 pci 总线. 四 位 的 c/be[3:0]# 是 使用 至 decode 这 16
类型 的 总线 command. 这 字节 使能 决定 这个 字节 lanes carry
meaningful 数据.
c/be0# 表明 这 字节 0(ad[7:0]) 是 有效的. c/be1# 表明 这 字节 1(ad[15:8]) 是
有效的. c/be2# 表明 这 字节 2(ad[23:16]) 是 有效的. c/be3# 表明 这 字节
3(ad[32:24]) 是 有效的.
PAR
17 t/s parity:
甚至 parity 横过 ad[31:0] 和 c_be[3:0]b.
w89c940 将 驱动 这 par 在 读 数据 阶段. 这 host 驱动 这 par 为
地址 阶段 和 写 数据 阶段. par 是 稳固的 和 有效的 一个 时钟 之后 这
地址 阶段. par 是 稳固的 和 有效的 一个 时钟 之后 也 irdy# 是 asserted 在 一个
写 transaction 或者 trdy# 是 asserted 在 一个 读 transaction. once par 是 有效的, 它
仍然是 有效的 直到 一个 时钟 之后 这 completion 的 这 电流 数据 阶段.
FRAME#
10 s/t/s
在
循环 框架:
frame# 是 asserted 用 host 至 表明 这 beginning 的 一个 总线 transaction. 当
frame# 是 deasserted, 这 transaction 是 在 这 最终 数据 阶段.
: 点此下载
