首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1095423
 
资料名称:TLC4541
 
文件大小: 349200K
   
说明
 
介绍:
Analog to Digital Converters16bit
 
 


: 点此下载
  浏览型号TLC4541的Datasheet PDF文件第1页
1
浏览型号TLC4541的Datasheet PDF文件第2页
2

3
浏览型号TLC4541的Datasheet PDF文件第4页
4
浏览型号TLC4541的Datasheet PDF文件第5页
5
浏览型号TLC4541的Datasheet PDF文件第6页
6
浏览型号TLC4541的Datasheet PDF文件第7页
7
浏览型号TLC4541的Datasheet PDF文件第8页
8
浏览型号TLC4541的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
 
slas293 −12月 2001
3
www.德州仪器.com
终端 功能
tlc4541 单独的 频道 单极的 adcs
终端
i/o 描述
名字 非.
i/o 描述
AIN 4 I 相似物 输入 频道
CS 1 I 碎片 选择. 一个 高-至-低 转变 在 这 cs输入 removes sdo 从 一个 高-阻抗 状态 在里面 一个
最大延迟 时间. 如果 这 tlc4541 是 连结 至 一个 专心致志的 tms320 dsp 串行 端口 使用 这 fs 输入,
CS能 是 grounded.
FS 7 I dsp 框架 同步 输入. indication 的 一个 开始 的 一个 串行 数据 框架. 一个 低-至-高 转变 removes sdo 从
这 高-阻抗 状态 和 这 msb 是 提交. 系 这个 管脚 至 v
DD
如果 不 使用.
3 I 地面返回 为 这 内部的 电路系统. 除非 否则指出, 所有电压 度量 是 和 遵守 至
地.
SDO 8 O 这 3-状态 串行 数据 输出 为 这 一个/d 转换结果. sdo 是 保持 在 这 高-阻抗 状态 当
CS
是 高. 这 输出 format 是 msb 第一. remaining 数据 位 是 提交 在 这 rirsing 边缘 的 sclk.
当 fs 是不 起作用的 (fs = 1 在 这 下落 边缘 的 cs
): 这 msb 是 提交 在 这 sdo 管脚 在 这 下落
边缘 的 cs
之后 一个 最大 延迟 时间. 数据 是 有效的 在 各自 下落 边缘 的 sclk 直到 所有 数据 是 读.
当 fs 是起作用的 (fs = 0 在 这 下落 边缘 的 cs
): 这 msb 是 提交 至 这 sdo 输出 在 这 rising
边缘 的 fs. 数据 是 有效的 在 这 下落 边缘 sclk 和 改变 在 这 rising 边缘 sclk (这个 是 典型地
使用 和 一个 起作用的 fs 从 一个 dsp).
sdo returns 至 这 高-阻抗 状态 之后 这 17th rising 边缘 在 sclk. 如果 一个 17th sclk 循环 是 不
提交, 作 是 这情况 当 使用 一个 spi host, sdo returns 至 这 高-阻抗 状态 在 这 rising
边缘 的 cs
.
SCLK 5 I 串行 时钟. 这个 终端 receives 这 串行 sclk 从 这 host 处理器.
REF 2 I 外部 电压 涉及 输入
V
DD
6 I 积极的 供应 电压
tlc4545 单独的 频道 pseudo-差别的 adcs
终端
i/o 描述
名字 非.
i/o 描述
ain0 (+) 4 I 积极的 相似物 输入 为 这 tlc4545.
ain1 (−) 5 I inverted 相似物 输入 为 这 tlc4545.
CS 1 I 碎片选择. 一个 高-至-低 转变 在 csremoves sdo 从 这 高-阻抗 状态 在里面 一个 最大
延迟时间. 这 cs
输入 能 是 连接 至一个 dsp 框架 同步 (fs) 输出 当 一个 专心致志的 tms320 dsp
串行 端口 是 使用.
3 I 地面返回 为 这 内部的 电路系统. 除非 否则指出, 所有电压 度量 是 和 遵守 至
地.
SDO 8 O 这 3-状态 串行 数据 输出 为 这 一个/d 转换结果. sdo 是 保持 在 这 高-阻抗 状态 当
CS
是 高 和 presents 输出 数据 之后 这 cs下落 边缘 直到 这 lsb 是 提交. 这 输出 format 是
msb 第一. 这 remaining 数据 位 是 提交 在 这 rising 边缘 的 sclk. 输出 数据 是 有效的 在 各自
下落边缘 的 sclk 直到 所有 数据 是 读. sdo returns 至 这 高-阻抗 状态 之后 这 17th rising 边缘
在 sclk. 如果 一个 17th sclk 循环 是 不 提交, 作 是 这 情况 当 使用 一个 spi host, sdo returns 至 这
高-阻抗 状态 在 这 rising 边缘 的 cs
.
SCLK 7 I 串行 时钟. 这个 终端 receives 这 串行 sclk 从 这 host 处理器.
REF 2 I 外部 电压 涉及 输入
V
DD
6 I 积极的 供应 电压
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com