SN65LVDS150
MuxIt
pll 频率 乘法器
slls443 – 12月 2000
2
邮递 办公室 盒 655303
•
达拉斯市, 德州 75265
描述 (持续)
这 设计 的 这 sn65lvds150 准许 它 至 是 使用 在 也 这 transmit 终止 或者 这 receive 终止 的 这 muxit
串行 link. 这 差别的 时钟 涉及 输入 (cri) 是 驱动 用 这 系统’s 并行的 数据 时钟 当 在 这
源 终止 的 这 link, 或者 用 这 link 时钟 当 在 这 destination 终止 的 这 link. 这 差别的 时钟 涉及
输入 将 是 驱动 用 也 一个 lvds 差别的 信号, 或者 用 一个 单独的 结束 时钟 的 也 极性. 为
单独的-结束 使用 这 nonclocked 输入 是 片面的 至 这 逻辑 门槛 电压. 一个 v
CC
/2 门槛 涉及,
vt, 是 提供 在 一个 管脚 调整 这 差别的 cri 管脚 为 convenience 当 这 输入 是 使用 在 一个
单独的-结束 模式.
这 multiplied 时钟 输出 (mco) 是 一个 lvds 差别的 信号 使用 至 驱动 这 高-速 变换 寄存器 在
也 这 sn65lvds151 serializer-传输者 或者 这 sn65lvds152 接受者-deserializer. 这 link 时钟
涉及 输出 (lcro) 是 一个 lvds 差别的 信号 提供 至 这 sn65lvds151 serializer-传输者 为
传递 在 这 link.
一个 内部的 电源 在 重置 和 一个 使能 输入 (en) 控制 这 运作 的 这 sn65lvds150. 当 v
CC
是
在下 1.5 v, 或者 当 en 是 低, 这 设备 是 在 一个 低 电源 无能 状态 和 这 mco 和 lcro 差别的
输出 是 在 一个 高-阻抗 状态. 当 v
CC
是 在之上 3 v 和 en 是 高, 这 设备 和 这 二 差别的
输出 是 使能 和 运行 至 规格. 这 link 时钟 涉及 输出 使能 输入 (lcro_en)
是 使用 至 转变 止 这 lcro 输出 当 它 是 不 正在 使用. 一个 带宽 选择 输入 (bsel) 是 使用 至 优化
这 vco 效能 作 一个 函数 的 m-时钟 发生率 和 m 乘法器 那 是 正在 使用: 这 f
最大值
参数 在 这 切换 典型的 表格 包含 详细信息 在 这 mco 频率 和 choices 的 bsel 和
m.
块 图解
频率
阶段
探测器
VCO
分隔 用 m
M1 M2 M3 M4 M5
LVO
MCO+
MCO–
LCRO+
LCRO–
CRI+
CRI–
BSEL
EN
lcro_en
ref.
gen.
VT
: 点此下载
