rev. pra | 页 4 的 44 | 12月 2003
adsp-21364 初步的 技术的 数据
独立, parallel computation 单位
在里面 各自 处理 元素 是一个 设置 的 computational 单位.
这 computational 单位 组成 的 一个 arithmetic/逻辑 单位
(alu), 乘法器 和 shifter.这些 单位 执行 所有 opera-
tions 在 一个 单独的 循环. 这 three 单位 在里面 各自 处理
元素 是 arranged 在 parallel, maximizing computational
throughput. 单独的 multi-函数说明 execute 并行的
alu 和 乘法器 行动. 在 simd 模式, 这 并行的
alu 和 乘法器 行动 出现 在 两个都 处理 ele-
ments. 这些 computation 单位s 支持 ieee 32-位 单独的-
精确 floating-要点, 40-位 扩展 精确 floating-
要点, 和 32-位 fixed-要点 数据 formats.
数据 寄存器 文件
一个 一般 目的 数据 寄存器 file 是 包含 在 各自 处理-
ing 元素. 这 寄存器 文件s 转移 数据 在 这
computation 单位 和 这 数据buses, 和 store intermediate
结果. 这些 10-端口, 32-register (16 primary, 16 secondary)
寄存器 files, combined 和 这 adsp-2136x 增强 har-
vard architecture, 准许 unconstrained 数据 流动 在
computation 单位 和 内部的 记忆. 这 寄存器 在 pex
是 涉及 至 作 r0-r15 和 在 pey 作 s0-s15.
单独的-循环 fetch 的 操作指南 和 四 operands
这 adsp-21364 特性 一个 enhanced harvard architecture 在
这个 这 数据 记忆 (dm) bus transfers 数据 和 这 pro-
gram 记忆 (pm) 总线 转移s 两个都 说明 和 数据
(看图示 1 在 页 1). 和 这 adsp-21364’s 独立的 pro-
gram 和 数据 记忆 buses 和 在-碎片 操作指南 cache,
这 处理器 能 同时发生地fetch 四 operands (二 在
各自 数据 总线) 和 一个 instruction (从 这 cache), 所有 在 一个 sin-
gle 循环.
操作指南 cache
这 adsp-21364 包含 一个 在-chip 操作指南 cache 那
使能 三-总线 运作 为 fetching 一个 操作指南 和 四
数据 值. 这 cache 是 selective — 仅有的 这 说明 谁的
fetches conflict 和 pm 总线数据 accesses 是 cached. 这个
cache 准许 全部-速 execution 的 核心, looped 行动
此类 作 数字的 过滤 乘以-accumulates 和 fft butterfly
处理.
数据 地址 发生器 和 零-overhead 硬件
圆形的 缓存区 支持
这 adsp-21364’s 二 数据 地址ess 发生器 (dags) 是
使用 为 间接的 寻址 和 implementing 圆形的 数据
缓存区 在 硬件. 圆形的缓存区 准许 效率高的 程序-
ming 的 延迟 线条 和 其它 数据 结构 必需的 在 数字的
图示 2. adsp-21364 系统 样本 配置
DAI
SP ORT5
SPO RT4
SP ORT 3
SP ORT2
SPORT1
SPO RT0
SCLK0
SD0A
SFS0
SD0B
SRU
dai_p1
DA i_ P2
DA i_ P3
D一个i_p 18
dai_p19
DA i_ P2 0
DAC
(optional)
模数转换器
(optional)
FS
CLK
SDAT
FS
CLK
SDAT
3
时钟
flag3-1
2
2
CLKIN
XTAL
clk_cfg1-0
BOOTCFG1-0
地址
并行的
端口
内存 只读存储器
BOO T R OM
i/o 设备
OE
数据
我们
RD
WR
CLKOUT
ALE
AD 1 5- 0
获得
重置
JTAG
6
adsp-21364
地址
数据
CO NTR OL
CSFLAG0
PCGB
PCGA
CLK
FS
: 点此下载
