spartan-ii 2.5v fpga 家族: 函数的 描述
单元 2 的 4
www.xilinx.com
ds001-2 (v2.2) 九月 3, 2003
2 1-800-255-7778
产品 规格
R
在 增加 至 这 clk 和 ce 控制 信号, 这 三 reg-
isters share 一个 设置/重置 (sr). 为 各自 寄存器, 这个 信号
能 是 independently 配置 作 一个 同步的 设置, 一个
同步的 重置, 一个 异步的 preset, 或者 一个 asyn-
chronous clear.
一个 特性 不 显示 在 这 块 图解, 但是 控制 用
这 软件, 是 极性 控制. 这 输入 和 输出 缓存区
和 所有 的 这 iob 控制 信号 有 独立 极性
控制.
optional 拉-向上 和 拉-向下 电阻器 和 一个 optional
弱-keeper 电路 是 连结 至 各自 垫子. 较早的 至 con-
figuration 所有 输出 不 involved 在 配置 是 强迫
在 它们的 高-阻抗 状态. 这 拉-向下 电阻器 和
这 弱-keeper 电路 是 inactive, 但是 输入 将 选项-
ally 是 牵引的 向上.
这 触发 的 拉-向上 电阻器 较早的 至 配置 是
控制 在 一个 global 基准 用 这 配置 模式 管脚.
如果 这 拉-向上 电阻器 是 不 使活动, 所有 这 管脚 将 float.
consequently, 外部 拉-向上 或者 拉-向下 电阻器 必须
是 提供 在 管脚 必需的 至 是 在 一个 好-定义 逻辑
水平的 较早的 至 配置.
所有 焊盘 是 保护 相反 损坏 从 静电的
释放 (静电释放) 和 从 在-电压 过往旅客. 二
形式 的 在-电压 保护 是 提供, 一个 那 每-
mits 5v 遵从, 和 一个 那 做 不. 为 5v compli-
ance, 一个 齐纳-像 结构 连接 至 地面 转变 在
当 这 输出 rises 至 大概 6.5v. 当 5v com-
pliance 是 不 必需的, 一个 常规的 clamp 二极管 将 是
连接 至 这 输出 供应 电压, v
CCO
. 这 类型 的
在-电压 保护 能 是 选择 independently 为
各自 垫子.
所有 spartan-ii iobs 支持 ieee 1149.1-兼容 bound-
ary scan 测试.
输入 path
一个 缓存区 在 这 spartan-ii iob 输入 path routes 这 输入 sig-
nal 也 直接地 至 内部的 逻辑 或者 通过 一个 optional
输入 flip-flop.
一个 optional 延迟 元素 在 这 d-输入 的 这个 flip-flop elim-
inates 垫子-至-垫子 支撑 时间. 这 延迟 是 matched 至 这
内部的 时钟-分发 延迟 的 这 fpga, 和 当
使用, assures 那 这 垫子-至-垫子 支撑 时间 是 零.
各自 输入 缓存区 能 是 配置 至 遵从 至 任何 的 这
低-电压 signaling standards supported. 在 一些 的
这些 standards 这 输入 缓存区 运用 一个 用户-有提供的
门槛 电压, v
REF
. 这 需要 至 供应 v
REF
imposes
constraints 在 这个 standards 能 使用 在 关闭 proximity
至 各自 其它. 看
i/o banking
, 页 3.
那里 是 optional 拉-向上 和 拉-向下 电阻器 在 各自
输入 为 使用 之后 配置.
输出 path
这 输出 path 包含 一个 3-状态 输出 缓存区 那 驱动
这 输出 信号 面向 这 垫子. 这 输出 信号 能 是
routed 至 这 缓存区 直接地 从 这 内部的 逻辑 或者 通过
一个 optional iob 输出 flip-flop.
这 3-状态 控制 的 这 输出 能 也 是 routed 直接地
从 这 内部的 逻辑 或者 通过 一个 flip-flip 那 提供 syn-
chronous 使能 和 使不能运转.
各自 输出 驱动器 能 是 individually 编写程序 为 一个
宽 范围 的 低-电压 signaling standards. 各自 输出
缓存区 能 源 向上 至 24 毫安 和 下沉 向上 至 48 毫安. 驱动
力量 和 回转 比率 控制 降低 总线 过往旅客.
在 大多数 signaling standards, 这 输出 高 电压
取决于 在 一个 externally 有提供的 v
CCO
电压. 这 需要
至 供应 v
CCO
imposes constraints 在 这个 standards
能 是 使用 在 关闭 proximity 至 各自 其它. 看
i/o bank-
ing
.
一个 optional 弱-keeper 电路 是 连接 至 各自 输出-
放. 当 选择, 这 电路 monitors 这 电压 在 这
垫子 和 weakly 驱动 这 管脚 高 或者 低 至 相一致 这
输入 信号. 如果 这 管脚 是 连接 至 一个 多样的-源 sig-
nal, 这 弱 keeper holds 这 信号 在 它的 last 状态 如果 所有
驱动器 是 无能. 维持 一个 有效的 逻辑 水平的 在 这个
方法 helps eliminate 总线 chatter.
因为 这 弱-keeper 电路 使用 这 iob 输入 缓存区
至 监控 这 输入 水平的, 一个 适合的 v
REF
电压 必须
是 提供 如果 这 signaling 标准 需要 一个. 这 pro-
vision 的 这个 电压 必须 遵守 和 这 i/o banking
rules.
表格 1:
standards supported 用 i/o (典型 值)
i/o 标准
输入
涉及
电压
(v
REF
)
输出
源
Volt一个ge
(v
CCO
)
板
末端
Volt一个ge
(v
TT
)
lvttl (2-24 毫安) n/一个 3.3 n/一个
LVCMOS2 n/一个 2.5 n/一个
pci (3v/5v,
33 mhz/66 mhz)
n/一个 3.3 n/一个
GTL 0.8 n/一个 1.2
GTL+ 1.0 n/一个 1.5
hstl 类 i 0.75 1.5 0.75
hstl 类 iii 0.9 1.5 1.5
hstl 类 iv 0.9 1.5 1.5
sstl3 类 i
和 ii
1.5 3.3 1.5
sstl2 类 i
和 ii
1.25 2.5 1.25
CTT 1.5 3.3 1.5
agp-2x 1.32 3.3 n/一个
: 点此下载
