2 altera 公司
最大值 3000a 可编程序的 逻辑 设备 家族 数据 薄板
...和 更多
特性
■
pci 兼容
■
bus–friendly architecture 包含 可编程序的 slew–rate 控制
■
open–drain 输出 选项
■
可编程序的 macrocell flipflops 和 单独的 clear, preset,
时钟, 和 时钟 使能 控制
■
可编程序的 power–saving 模式 为 一个 电源 减少 的 在
50
%
在 各自 macrocell
■
configurable expander product–term 分发, 准许 向上 至
32 产品 条款 每 macrocell
■
可编程序的 安全 位 为 保护 的 专卖的 设计
■
增强 architectural 特性, 包含:
– 6 或者 10 pin– 或者 logic–driven 输出 使能 信号
– 二 global 时钟 信号 和 optional 倒置
– 增强 interconnect resources 为 改进 routability
– 可编程序的 输出 slew–rate 控制
■
软件 设计 支持 和 自动 place–and–route 提供
用 altera’s 开发 系统 为 windows–based pcs 和 sun
sparcstations, 和 hp 9000 序列 700/800 workstations
■
额外的 设计 entry 和 simulation 支持 提供 用 edif
2 0 0 和 3 0 0 netlist files, 库 的 parameterized modules (lpm),
verilog hdl, vhdl, 和 其它 接口 至 popular eda tools 从
third–party manufacturers 此类 作 cadence, exemplar 逻辑, mentor
graphics, orcad, synopsys, synplicity, 和 veribest
■
程序编制 支持 和 这 altera 主控 程序编制 单位
(mpu), masterblaster
TM
communications 缆索, byteblastermv
TM
并行的 端口 下载 缆索, bitblaster
TM
串行 下载 缆索 作
好 作 程序编制 硬件 从 third–party manufacturers 和
任何 in–circuit tester 那 支持 jam
TM
标准 测试 和
程序编制 language (stapl) files (
.jam
), jam stapl 字节-代号
files (
.jbc
), 或者 串行 vector format files (
.svf
)
一般
描述
最大值 3000a 设备 是 low–cost, high–performance 设备 为基础 在 这
altera 最大值 architecture. fabricated 和 先进的 cmos 技术,
这 eeprom–based 最大值 3000a 设备 运作 和 一个 3.3-v 供应
电压 和 提供 600 至 10,000 usable 门, isp, 管脚-至-管脚 延迟 作
快 作 4.5 ns, 和 计数器 speeds 的 向上 至 227.3 mhz. 最大值 3000a 设备
在 这 –4, –5, –6, –7, 和 –10 速 grades 是 兼容 和 这 定时
(所需的)东西 的 这 pci 特定的 interest 组 (pci sig)
PCI local 总线
规格, 修订 2.2
. 看表格 2.
: 点此下载
