lattice 半导体 ispmach 4000v/b/c/z 家族 数据 薄板
12
•LVTTL • lvcmos 1.8
•Lvcmos 3.3 • 3.3v pci 兼容
•Lvcmos 2.5
所有 的 这 i/os 和 专心致志的 输入 有 这 能力 至 提供 一个 总线-keeper 获得, 拉-向上 电阻 或者 pull-down
电阻. 一个 fourth 选项 是 至 提供 毫无 的 这些. 这 选择 是 完毕 在 一个 global 基准. 这 default 在 两个都
硬件 和 软件 是 此类 那 当 这 设备 是 erased 或者 如果 这 用户 做 不 具体说明, 这 输入 结构 是
con
fi
gured 至 是 一个 拉-向上 电阻.
各自 ispmach 4000 设备 i/o 有 一个 individually 可编程序的 输出 回转 比率 控制 位. 各自 输出 能 是
individually con
fi
gured 为 快 回转 或者 慢 回转. 这 典型 边缘 比率 区别 在 快 和 慢 回转 设置-
ting 是 20%. 为 高-速 设计 和 长, unterminated 查出, 这 slow-slew 比率 将 introduce 更少的 re
fl
ec-
tions, 较少 噪音 和 保持 地面 bounce 至 一个 最小. 为 设计 和 短的 查出 或者 好 terminated 线条, 这
快 回转 比率 能 是 使用 至 达到 这 最高的 速.
global oe 一代
大多数 ispmach 4000 家族 设备 有 一个 4-位 宽 global oe 总线, 除了 这 ispmach 4032 设备 那 有 一个
2-位 宽 global oe 总线. 这个 总线 是 获得 从 一个 4-位 内部的 global oe pt 总线 和 二 双 目的 i/o 或者
goe 管脚. 各自 信号 那 驱动 这 总线 能 optionally 是 inverted.
各自 glb 有 一个 块-水平的 oe pt 那 connects 至 所有 位 的 这 global oe pt 总线 和 四 fuses. hence, 为 一个
256-macrocell 设备 (和 16 blocks), 各自 线条 的 这 总线 是 驱动 从 16 oe 产品 条款. 计算数量 9 和 10
显示 一个 graphical 描述 的 这 global oe 一代.
图示 9. global oe 一代 为 所有 设备 除了 ispmach 4032
shared ptoe
(块 0)
shared ptoe
(块 n)
Global
Fuses
goe (0:3)
至 i/o cells
内部的 global oe
pt 总线
(4 线条)
4-位
global oe 总线
global oe
fuse 连接
hard 连线的
: 点此下载
