lattice 半导体 ispmach 4000v/b/c/z 家族 数据 薄板
3
图示 1. 函数的 块 图解
这 i/os 在 这 ispmach 4000 是 分割 在 二 banks. 各自 bank 有 一个 独立的 i/o 电源 供应. 输入 能
支持 一个 多样性 的 standards 独立 的 这 碎片 或者 bank 电源 供应. 输出 支持 这 standards com-
patible 和 这 电源 供应 提供 至 这 bank. 支持 为 一个 多样性 的 standards helps designers 执行
设计 在 mixed 电压 环境. 在 增加, 5v tolerant 输入 是 speci
fi
ed 在里面 一个 i/o bank 那 是 con-
nected 至 v
CCO
的 3.0v 至 3.6v 为 lvcmos 3.3, lvttl 和 pci 接口.
ispmach 4000 architecture
那里 是 一个 总的 的 二 glbs 在 这 ispmach 4032, 增加 至 32 glbs 在 这 ispmach 4512. 各自 glb 有
36 输入. 所有 glb 输入 来到 从 这 grp 和 所有 输出 从 这 glb 是 brought 后面的 在 这 grp 至 是
连接 至 这 输入 的 任何 其它 glb 在 这 设备. 甚至 如果 反馈 信号 返回 至 这 一样 glb, 它们 安静的
must go 通过 这 grp. 这个 mechanism 确保 那 glbs communicate 和 各自 其它 和 consistent 和
predictable 延迟. 这 输出 从 这 glb 是 也 sent 至 这 orp. 这 orp 然后 发送 它们 至 这 associ-
ated i/o cells 在 这 i/o 块.
generic 逻辑 块
这 ispmach 4000 glb 组成 的 一个 可编程序的 和 排列, 逻辑 allocator, 16 macrocells 和 一个 glb 时钟
发生器. macrocells 是 decoupled 从 这 产品 条款 通过 这 逻辑 allocator 和 这 i/o 管脚 是 decou-
pled 从 macrocells 通过 这 orp. 图示 2 illustrates 这 glb.
i/o
块
ORP ORP
16
16
GOE0
GOE1
V
CC
地
TCK
TMS
TDI
TDO
36
Generic
逻辑
块
Generic
逻辑
块
i/o
块
ORP ORP
16
36
Generic
逻辑
块
Generic
逻辑
块
i/o
块
i/o bank 0
i/o bank 1
i/o
块
36
36
clk0/i
clk1/i
clk2/i
clk3/i
16
16
global routing pool
V
CCO0
地
V
CCO1
地
16 16
16
: 点此下载
