altera 公司 11
初步的 信息 cyclone fpga 家族 数据 薄板
addnsub 信号
这 le’s 动态 adder/subtractor 特性 saves 逻辑 resources 用 使用
一个 设置 的 les 至 执行 两个都 一个 adder 和 一个 subtractor. 这个 特性
是 控制 用 这 lab-宽 控制 信号
addnsub
. 这
addnsub
信号 sets 这 lab 至 执行 也 一个 + b 或者 一个
−
b. 这 lut computes
增加; subtraction 是 计算 用 adding 这 二’s complement 的 这
将 subtractor. 这 lab-宽 信号 converts 至 二’s complement
用 反相的 这 b 位 在里面 这 lab 和 设置 carry-在 = 1 至 增加 一个
至 这 least 重大的 位 (lsb). 这 lsb 的 一个 adder/subtractor 必须 是
放置 在 这 第一 le 的 这 lab, 在哪里 这 lab-宽
addnsub
信号
automatically sets 这 carry-在 至 1. 这 quartus ii compiler
automatically places 和 使用 这 adder/subtractor 特性 当 使用
adder/subtractor parameterized 功能.
le 运行 模式
这 cyclone le 能 运作 在 一个 的 这 下列的 模式:
■
正常的 模式
■
动态 arithmetic 模式
各自 模式 使用 le resources differently. 在 各自 模式, 第八 有
输入 至 这 le
这 四 数据 输入 从 这 lab local interconnect,
carry-in0
和
carry-in1
从 这 previous le, 这 lab carry-在
从 这 previous carry-chain lab, 和 这 寄存器 chain
连接
是 directed 至 不同的 destinations 至 执行 这
desired 逻辑 函数. lab-宽 信号 提供 时钟, 异步的
clear, 异步的 preset/加载, 同步的 clear, 同步的 加载,
和 时钟 使能 控制 为 这 寄存器. 这些 lab-宽 信号 是
有 在 所有 le 模式. 这
addnsub
控制 信号 是 允许 在
arithmetic 模式.
这 quartus ii 软件, 在 conjunction 和 parameterized 功能
此类 作 库 的 parameterized modules (lpm) 功能, automatically
chooses 这 适合的 模式 为 一般 功能 此类 作 counters,
adders, subtractors, 和 arithmetic 功能. 如果 必需的, 这 设计者 能
也 create 特定的-目的 功能 那 具体说明 这个 le 运行
模式 至 使用 为 最优的 效能.
: 点此下载
