MC145170–1
MOTOROLA
9
如果desired, 一个 外部 时钟 源 能 是 交流 结合 至
OSC
在
.一个 0.01
µ
f 连接 电容 是 使用 为measure-
ment 目的 和 是 这 最小 大小 推荐 为
产品. 一个外部 反馈 电阻 的 大概
10M
Ω
是 必需的 横过 这 oSC
在
和 oSC
输出
管脚 在
这ac–coupled 情况 (看 图示 8).
OSC
输出
是 一个内部的
node在 这 设备 和 应当 不 是 使用 至 驱动 任何负载
(i.e., osc
输出
是 unbuffered). 不管怎样, 这 缓冲 ref
输出
是 有 至 驱动 外部 负载.
这外部 信号水平的 必须 是 在 least 1 v p–p; 这
最大 发生率 是 给 在 这
循环 规格
表格.These maximumfrequencies 一个pply for r counter
分隔ratios作 表明 在 这 表格. 为 非常 小 ratios,
这最大 频率 是 限制至 这 分隔 比率 时间
2mhz. (reason: 这 阶段/频率 detectors 是 限制
至 一个 最大 输入 频率 的 2 mhz.)
如果一个 外部 源 是 有 这个 swings rail–to–rail
(v
DD
to v
SS
), then dc coupling c一个n 是 used. in the dc–
结合case, no external feedback resistor is needed.
OSC
输出
必须 是 一个 非 连接至 避免 加载 一个 内部的
node在 这 设备, 作 指出 在之上.
为 发生率 在下
1 mhz, 直流 连接 必须 是 使用.
这 r 计数器 是 一个 静态的
计数器和 将 是 运作 向下 至 直流. 不管怎样, 波
shaping用 一个 cmos buffer 将 是 必需的 至 确保 快
上升 和 下降 时间 在 这 osc
在
管脚. 看 图示 22.
各自rising 边缘 在 这 osc
在
管脚 导致 这r 计数器 至
decrement 用 一个.
REF
输出
涉及 频率 输出 (管脚 3)
这个 输出 是 这 缓冲 输出 的 这 crystal–generated
涉及频率 或者 externally 提供 涉及 源.
这个输出 将 是 使能, 无能, 或者 scaled 通过 位 在
这 c 寄存器 (看 图示 14).
REF
输出
能是 使用 至 驱动 一个 微处理器 时钟 输入,
therebysaving 一个 crystal. upon power up, the on–chip
power–on–initializecircuit forces rEF
out
to theOSC
in
divided–by–8 模式.
REF
输出
是 有能力 的 运作 至 10 mhz; 看 这
循环
规格
表格. 因此, 分隔 值 为 这谈及-
ence分隔物 是 restricted至 二 或者 高等级的 为 osc
在
fre-
quencies 在之上 10 mhz.
如果unused, 这 管脚 应当 是 floated 和 应当 是 无能
通过这 c 寄存器 至 降低 动态 电源 消耗量
和 电磁的 干扰 (emi).
计数器 输出 管脚
f
R
r 计数器 输出 (管脚 9)
这个 信号 是 这 缓冲 输出 的 这 15–stage r 计数-
er.f
R
能 是 使能或者 无能 通过 这 c 寄存器 (pat-
ented).这 输出是 无能 (静态的 低 逻辑 水平的) 在之上
电源向上. 如果 unused, 这 输出 应当 是left 无能 和
unconnected 至 降低 干扰 和 外部 电路系统.
这 f
R
信号 能 是 使用 至 核实 这 r 计数器’s 分隔
比率.这个 比率 extends 从 5 至 32,767 和 是 决定
用这 二进制的 值 承载 在 这 r 寄存器. 也, 直接
进入至 这 阶段 探测器 通过 这 osc
在
管脚 是 允许 用
choosing一个 分隔 值 的 1 (看 图示 15). 这 最大
频率which the phasedetectors operate is 2 mhz.
因此, 这 频率 的 f
R
必须 不 超过 2 mhz.
当使活动, 这 f
R
信号 呈现 作 正常情况下 低 和
脉冲 高.
f
V
n 计数器 输出 (管脚 10)
这个 信号 是 这 缓冲 输出 的 这 16–stage n 计数-
er.f
V
能 是 使能 或者 无能 通过 这 c 寄存器 (pat-
ented).这 输出是 无能 (静态的 低 逻辑 水平的) 在之上
电源向上. 如果 unused, 这 输出 应当 是left 无能 和
unconnected 至 降低 干扰 和 外部 电路系统.
这 f
V
信号 能 是 使用 至 核实 这 n 计数器’s 分隔
比率.这个 比率 extends 从 40 至 65,535 和 是 决定
用 这 二进制的 值 承载 在 这n 寄存器. 这 最大
频率which the phasedetectors operate is 2 mhz.
因此, 这 频率 的 f
V
必须 不 超过 2 mhz.
当使活动, 这 f
V
信号 呈现 作 正常情况下 低 和
脉冲 高.
循环 管脚
f
在
频率 输入 (管脚 4)
这个 管脚 是 一个 频率 输入 从 这 vco. 这个 管脚 feeds
这 on–chip 放大器 这个 驱动 这 n 计数器. 这个 信号
是正常情况下 sourced 从 一个 外部 voltage–controlledos-
cillator(vco), 和 是ac–coupled 在 f
在
. 一个 100 pf 连接
电容是 使用 为 度量 目的 和 是 这迷你-
mum大小 推荐 为 产品 (看图示 7). 这
频率能力 的 这个 输入 是 依赖 在 这供应
电压作 列表 在 这
循环 规格
表格. 为 小
分隔ratios, 这 最大 频率 是 限制 至 这 分隔
比率时间 2 mhz. (reason: 这 阶段/频率detectors
是 限制 至 一个 最大 频率 的 2 mhz.)
为信号 这个 摆动 从 在 least 这 v
IL
至 v
IH
水平
列表在 这
电的 特性
表格, 直流 连接
将 是使用. 也, 为 低 频率 信号 (较少 比 这
最小frequencies s如何n in the
Loop specifications
表格),直流 连接 是 一个 必要条件. 这 n 计数器 是 一个静态的
计数器和 将 是 运作 向下 至 直流. 不管怎样, 波
shaping用 一个 cmos buffer 将 是 必需的 至 确保 快
上升 和 下降 时间 在 这 f
在
管脚. 看 图示 22.
各自rising 边缘 在 这 f
在
管脚 导致 这 n 计数器 至
decrement 用 1.
PD
输出
single–ended 阶段/频率 探测器 输出
(管脚 13)
这个是 一个 three–state 输出 为 使用 作 一个循环 错误 信号
当联合的 和 一个 外部 low–pass 过滤. 通过 使用
的一个 motorola 专利的 技巧, 这探测器’s dead zone
有被 eliminated. 因此, 这 阶段/频率 detec-
tor是 典型 用 一个直线的 转移 函数. 这 opera-
tion的 这 阶段/频率 探测器 是 描述 在下 和
是 显示 在 图示 17.
pol 位 (c7) 在 这 c 寄存器 = 低 (看 图示 14)
频率的 f
V
> f
R
或者 阶段 的 f
V
leading f
R
: 负的
脉冲 从 高 阻抗
频率的 f
V
< f
R
或者 阶段 的 f
V
lagging f
R
: 积极的
脉冲 从 高 阻抗
频率和 阶段 的f
V
= f
R
: essentially high–impe–
dance 状态; 电压 在 管脚 决定 用 循环 过滤
pol 位 (c7) = 高
频率的 f
V
> f
R
或者 阶段 的 f
V
leading f
R
: 积极的
脉冲 从 高 阻抗
频率的 f
V
< f
R
或者 阶段 的 f
V
lagging f
R
: 负的
脉冲 从 高 阻抗
频率和 阶段 的f
V
= f
R
: essentially high–impe–
dance 状态; 电压 在 管脚 决定 用 循环 过滤
: 点此下载
