grammed 至 发生 fsync 从 mck instead
的 从 这 新当选的 数据.
cs8411 描述
这 cs8411 是 更多 有伸缩性的 比 这 cs8412 但是
需要 一个 微控制器 或者 dsp 至 加载 内部的
寄存器. 这 cs8412 做 不 有 内部的 reg-
isters 所以 它 将 是 使用 在 一个 保卫-alone 模式
在哪里 非 微处理器 或者 dsp 是 有.
这 cs8411 accepts 数据 从 一个 传递
线条 coded 符合 至 这 数字的 音频的 接口
standards. 这 i.c. recovers 时钟 和 数据, 和
separates 这 音频的 数据 从 控制 信息.
这 音频的 数据 是 输出 通过 一个 configurable
串行 端口 和 这 控制 信息 是 贮存 在
内部的 双-端口 内存. extensive 错误 reporting
是 有 通过 内部的 寄存器 和 这 选项
的 repeating 这 last 样本 当 一个 错误 occurs.
一个 块 图解 的 这 cs8411 是 显示 在 图-
ure 4
并行的 端口
这 并行的 端口 accesses 二 状态 寄存器,
二 中断 使能 寄存器, 二 控制 regis-
ters, 和 28 字节 的 双-端口 缓存区 记忆.
这 状态 寄存器 和 中断 使能 寄存器
occupy 这 一样 地址 空间. 一个 位 在 控制
寄存器 1 选择 这 二 寄存器, 也 状态 或者
中断 使能, 那 occupy 地址 0 和 1 在
这 记忆 编排. 这 地址 总线 和 这
rd/wr 线条 应当 是 有效的 当 cs 变得 低.
如果 rd/wr 是 低, 这 值 在 这 数据 总线 将
是 写 在 这 缓存区 记忆 在 这 指定
地址. 如果 rd/wr 是 高, 这 值 在 这 缓存区
记忆, 在 这 指定 地址, 是 放置 在 这
数据 总线. 详细地 定时 为 这 并行的 端口 能
是 建立 在 这
切换 特性 - paral-
lel 端口
表格.
这 记忆 空间 在 这 cs8411 是 allocated 作
显示 在 图示 5. 那里 是 三 定义 缓存区
模式 可选择的 用 二 位 在 控制 寄存器 1.
更远 信息 在 这 缓存区 模式 能 是
建立 在 这
控制 寄存器
部分.
状态 和 ienable 寄存器
这 状态 和 中断 使能 寄存器 occupy
这 一样 地址 空间. 这 ier/sr 位 在 控制
寄存器 1 选择 whether 这 状态 寄存器
(ier/sr = 0) 或者 这 ienable 寄存器 (ier/sr =
1) occupy 地址 0 和 1. 在之上 电源-向上, 这
控制 和 ienable 寄存器 包含 所有 zeros;
因此, 这 状态 寄存器 是 visible 和 所有
中断 是 无能. 这 ier/sr 位 必须 是
设置 至 制造 这 ienable 寄存器 visible.
0 db
25dB
50dB
75dB
100dB
1kHz 10kHz 100kHz 1MHz 10MHz
jitter attenuation
jitter 频率
图示 3. jitter attenuator 特性
CS8411
DS61PP4 7
: 点此下载
