9
ltc1860/ltc1861
18601f
图示 1. ltc1860 运行 sequence
图示 3. ltc1860 和 栏杆-至-栏杆 输入 span图示 2. ltc1860 转移 曲线
APPLICATIOs i 为 atio
WUUU
CONV
t
CONV
SCK
SDO
121110987654321
B11
B10B8B6B4B2B0*
hi-z
1860 f01
hi-z
B9
B7 B5 B3 B1
睡眠 模式
t
SMPL
*after 完成 这 数据 转移, 如果 更远
sck clocks 是 应用 和 conv 低, 这 模数转换器
将 输出 zeros indefinitely
0V
1LSB
V
REF
– 2lsb
V
REF
– 1lsb
V
REF
V
在
*
*V
在
= 在
+
– 在
–
0 0 0 0 0 0 0 0 0 0 0 1
0 0 0 0 0 0 0 0 0 0 0 0
1 1 1 1 1 1 1 1 1 1 1 1
1 1 1 1 1 1 1 1 1 1 1 0
•
•
•
1860 f02
1
2
3
4
8
7
6
5
V
REF
在
+
在
–
地
V
CC
SCK
SDO
CONV
LTC1860
1860 f03
V
在
= 0v 至 v
CC
V
CC
1
µ
F
串行 数据 link 至
asic, pld, mpu, dsp
或者 变换 寄存器
ltc1861 运作
运行 sequence
这 ltc1861 转换 循环 begins 和 这 rising 边缘
的 conv. 之后 一个 时期 equal 至 t
CONV
, 这 转换 是
finished. 如果 conv 是 left 高 之后 这个 时间, 这 ltc1861
变得 在 睡眠 模式. 这 ltc1861’s 2-位 数据 文字 是
clocked 在 这 sdi 输入 在 这 rising 边缘 的 sck 之后
conv 变得 低. 额外的 输入 在 这 sdi 管脚 是 然后
ignored 直到 这 next conv 循环. 这 变换 时钟 (sck)
synchronizes 这 数据 转移 和 各自 位 正在 trans-
mitted 在 这 下落 sck 边缘 和 captured 在 这 rising
sck 边缘 在 两个都 transmitting 和 接到 系统. 这
数据 是 transmitted 和 received 同时发生地 (全部 du-
plex). 之后 完成 这 数据 转移, 如果 更远 sck
clocks 是 应用 和 conv 低, sdo 将 输出 zeros
indefinitely. 看 图示 4.
相似物 输入
这 二 位 的 这 输入 文字 (sdi) assign 这 mux
配置 为 这 next 要求 转换. 为 一个
给 频道 选择, 这 转换器 将 measure 这
电压 在 这 二 途径 表明 用 这 “+”
和 “–” signs 在 这 选择 行 的 这 下列的 表格.
在 单独的-结束 模式, 所有 输入 途径 是 量过的
和 遵守 至 地 (或者 agnd). 一个 零 代号 将 出现
当 这 “+” 输入 minus 这 “–” 输入 相等 零. 全部
规模 occurs 当 这 “+” 输入 minus 这 “–” 输入
相等 v
REF
minus 1lsb. 看 图示 5. 两个都 这 “+” 和
“–” 输入 是 抽样 在 这 一样 时间 所以 一般
模式 噪音 是 rejected. 这 输入 span 在 这 所以-8
包装 是 fixed 在 v
REF
= v
CC
. 如果 这 “–” 输入 在
差别的 模式 是 grounded, 一个 栏杆-至-栏杆 输入 span
将 结果 在 这 “+” 输入.
涉及 输入
这 涉及 输入 的 这 ltc1861 所以-8 包装 是
内部 系 至 v
CC
. 这 span 的 这 一个/d 转换器 是
因此 equal 至 v
CC
. 这 电压 在 这 涉及 输入
的 这 ltc1861 msop 包装 定义 这 span 的 这 一个/
d 转换器. 这 ltc1861 msop 包装 能 运作
和 涉及 电压 从 1v 至 v
CC
.