ltc2433-1
6
24331fa
V
CC
(管脚 1):
积极的 供应 电压. 绕过 至 地 和
一个 10
µ
f tantalum 电容 在 并行的 和 0.1
µ
f 陶瓷的
电容 作 关闭 至 这 部分 作 可能.
REF
+
(管脚 2), ref
–
(管脚 3):
差别的 涉及 输入.
这 电压 在 这些 管脚 能 有 任何 值 在 地
和 v
CC
作 长 作 这 涉及 积极的 输入, ref
+
, 是
maintained 更多 积极的 比 这 涉及 负的
输入, ref
–
, 用 在 least 0.1v.
在
+
(管脚 4), 在
–
(管脚 5):
差别的 相似物 输入. 这
电压 在 这些 相似物 输入 能 有 任何 值 在
地 和 v
CC
. 在里面 这些 限制 这 转换器 双极
输入 范围 (v
在
= 在
+
– 在
–
) extends 从 –0.5 • (v
REF
)
至 0.5 • (v
REF
). 外部 这个 输入 范围 这 转换器
生产 唯一的 overrange 和 underrange 输出 代号.
地 (管脚 6):
地面. 连接这个管脚 至 一个 地面 平面
通过 一个 低 阻抗 连接.
cs (管脚 7):
起作用的 低 数字的 输入. 一个 低 在 这个 管脚
使能 这 sdo 数字的 输出 和 wakes 向上 这 模数转换器.
下列的 各自 转换 这 模数转换器 automatically enters
这 睡眠 模式 和 仍然是 在 这个 低 电源 状态 作
长 作 cs 是 高. 一个 低-至-高 转变 在 cs
在 这 数据 输出 转移 aborts 这 数据 转移
和 开始 一个 新 转换.
sdo (管脚 8):
三-状态 数字的 输出. 在 这 数据
输出 时期, 这个 管脚 是 使用 作 串行 数据 输出. 当
这 碎片 选择 cs 是 高 (cs = v
CC
) 这 sdo 管脚 是 在 一个
高 阻抗 状态. 在 这 转换 和 睡眠
时期, 这个 管脚 是 使用 作 这 转换 状态 输出.
这 转换 状态 能 是 observed 用 拉 cs 低.
sck (管脚 9):
双向的 数字的 时钟 管脚. 在 内部的
串行 时钟 运作 模式, sck 是 使用 作 数字的 输出
为 这 内部的 串行 接口 时钟 在 这 数据
输出 时期. 在 外部 串行 时钟 运作 模式,
sck 是 使用 作 数字的 输入 为 这 外部 串行 接口
时钟 在 这 数据 输出 时期. 一个 弱 内部的 拉-
向上 是 automatically 使活动 在 内部的 串行 时钟 运算-
限定 模式. 这 串行 时钟 运作 模式 是 deter-
mined 用 这 逻辑 水平的 应用 至 这 sck 管脚 在 电源 向上
或者 在 这 大多数 recent 下落 边缘 的 cs.
F
O
(管脚 10):
频率 控制 管脚. 数字的 输入 那
控制 这 模数转换器’s notch 发生率 和 转换
时间. 当 这 f
O
管脚 是 连接 至 地 (f
O
= 0v), 这
转换器 使用 它的 内部的 振荡器 和 rejects 50hz 和
60hz 同时发生地. 当 f
O
是 驱动 用 一个 外部
时钟 信号 和 一个 频率 f
EOSC
, 这 转换器 使用 这个
信号 作 它的 系统 时钟 和 这 数字的 过滤 有 87db
最小 拒绝 在 这 范围 f
EOSC
/2560
±
14% 和
110db 最小 拒绝 在 f
EOSC
/2560
±
4%.
UU
U
pi fu ctio s
: 点此下载
