7
ltc1450/ltc1450l
PINFUNCTIONS
UUU
一个 输入 代号 的 (000
H
) 将 连接 这 积极的 输入 的
这 输出 缓存区 至 这个 终止. 能 是 使用 至 补偿 这 零
规模 在之上 地面.
refhi (管脚 18):
upper 输入 终端 的 这 dac’s 内部的
电阻 string. 典型地 连接 至 refout. 一个 输入
代号 的 (fff
H
) 将 连接 这 积极的 输入 的 这 输出
缓存区 至 1lsb 从 这个 终止.
refout (管脚 19):
输出 的 这 内部的 2.048v/1.22v
涉及. 典型地 连接 至 refhi 至 驱动 内部的
dac 电阻 string.
V
CC
(管脚 20):
积极的 电源 供应 输入. 4.5v
≤
V
CC
≤
5.5v (ltc1450) 和 2.7v
≤
V
CC
≤
5.5v (ltc1450l).
需要 一个 绕过 电容 至 地面.
V
输出
(管脚 21):
缓冲 dac 输出.
x1/x2 (管脚 22):
增益 设置 电阻 管脚. 连接 至 地
为 g = 2 或者 至 v
输出
为 g = 1. 应当 总是 是 系 至 一个
低 阻抗 源, 此类 作 地面 或者 v
输出
, 至 确保
稳固 的 这 输出 缓存区 当 驱动 电容的 负载.
clr (管脚 23):
clear 输入 (异步的 起作用的 低). 一个
低 在 这个 管脚 asynchronously resets 所有 内部的 latches
至 0s.
ldac (管脚 24):
加载 dac (异步的 起作用的 低).
使用 至 asynchronously 转移 这 内容 的 这 输入
latches 至 这 dac latches 这个 updates 这 输出
电压. 这 rising 边缘 latches 这 数据 在 这 dac
latches. 如果 使保持 低 这 dac latches 是 transparent 和
数据 从 这 输入 latches 将 立即 更新 v
输出
.
wr (管脚 1):
写 输入 (起作用的 低). 使用 和 csmsb
和/或者 cslsb 至 加载 数据 在 这 输入 latches. 当 wr
和 csmsb 和/或者 cslsb 是 使保持 低 这 使能 输入
latches 是 transparent. 这 rising 边缘 的 wr 将 获得
数据 在 所有 输入 latches.
cslsb (管脚 2):
碎片 选择 least 重大的 字节 (起作用的
低). 使用 和 wr 至 加载 数据 在 这 第八 lsb 输入
latches. 当 wr 和 cslsb 是 使保持 低 这 第八 lsb
输入 latches 是 transparent. 这 rising 边缘 将 获得
数据 在 这 第八 lsb 输入 latches. 能 是 连接 至
csmsb 为 同时发生的 加载 的 两个都 sets 的 输入
latches 在 一个 12-位 总线.
csmsb (管脚 3):
碎片 选择 大多数 重大的 字节 (起作用的
低). 使用 和 wr 至 加载 数据 在 这 四 msb 输入
latches. 当 wr 和 csmsb 是 使保持 低 这 四 msb
输入 latches 是 transparent. 这 rising 边缘 将 获得
数据 在 这 四 msb 输入 latches. 能 是 连接 至
cslsb 为 同时发生的 加载 的 两个都 sets 的 输入
latches 在 一个 12-位 总线.
d0 至 d7 (管脚 4 至 11):
输入 数据 为 这 least 重大的
字节. 承载 在 lsb 输入 获得 当 wr = 0 和
cslsb = 0.
d8, d9, d10, d11 (管脚 12, 13, 14, 15):
输入 数据 为 这
大多数 重大的 字节. 承载 在 msb 输入 获得 当
wr = 0 和 csmsb = 0. 能 是 连接 至 d0 至 d3 为
多路复用 运作 在 一个 8-位 总线.
地 (管脚 16):
地面.
reflo (管脚 17):
更小的 输入 终端 的 这 dac’s inter-
nal 电阻 string. 典型地 连接 至 相似物 地面.
: 点此下载
