10
lt1720/lt1721
17201fa
APPLICATIONs iN为MATION
WUU
U
接合 这 lt1720/lt1721 至 ecl
这 lt1720/lt1721 comparators 能 是 使用 在 高
速 产品 在哪里 发射级-结合 逻辑 (ecl) 是
deployed. 至 接口 这 输出 的 这 lt1720/lt1721
至 ecl 逻辑 输入, 标准 ttl/cmos 至 ecl 水平的
翻译 此类 作 这 10h124, 10h424 和 100124 能
是 使用. 这些 组件 来到 在 一个 费用 的 一个 few
nanoseconds 额外的 延迟 作 好 作 供应 电流 的
50ma 或者 更多, 和 是 仅有的 有 在 quads. 一个 faster,
simpler 和 更小的 电源 翻译 能 是 构成
和 电阻器 作 显示 在 图示 5.
图示 5a 显示 这 标准 ttl 至 积极的 ecl (pecl)
resistive 水平的 翻译. 这个 翻译 不能 是 使用
为 这 lt1720/lt1721, 或者 和 cmos 逻辑, 因为 它
取决于 在 这 820
Ω
电阻 至 限制 这 输出 摆动
(v
OH
) 的 这 所有-npn ttl 门 和 它的 所以-called totem-柱子
输出. 这 lt1720/lt1721 是 fabricated 在 一个 comple-
mentary 双极 处理 和 它们的 输出 平台 有 一个 pnp
驱动器 那 pulls 这 输出 nearly 所有 这 方法 至 这 供应
栏杆, 甚至 当 sourcing 10ma.
图示 5b 显示 一个 三 电阻 水平的 翻译 为 inter-
facing 这 lt1720/lt1721 至 ecl 运动 止 这 一样
供应 栏杆. 非 拉-向下 在 这 输出 的 这 lt1720/
lt1721 是 需要, 但是 拉-向下 r3 限制 这 v
IH
seen 用
这 pecl 门. 这个 是 需要 因为 ecl 输入 有
两个都 一个 最小 和 最大 v
IH
规格 为
恰当的 运作. 电阻 值 是 给 为 两个都 ecl
接口 类型; 在 两个都 具体情况 它 是 assumed 那 这
lt1720/lt1721 运作 从 这 一样 供应 栏杆.
图示 5c 显示 这 情况 的 translating 至 pecl 从 一个
lt1720/lt1721 powered 用 一个 3v 供应 栏杆. 又一次,
电阻 值 是 给 为 两个都 ecl 接口 类型. 这个
时间 四 电阻器 是 需要, 虽然 和 10kh/e, r3
是 不 需要. 在 那 情况, 这 电路 resembles 这
标准 ttl 翻译 的 图示 5a, 但是 这 函数 的
这 新 电阻, r4, 是 更 不同的. r4 负载 这
lt1720/lt1721 输出 当 高 所以 那 这 电流
流 通过 r1 doesn’t 向前 偏差 这 lt1720/
lt1721’s 内部的 静电释放 clamp 二极管. 虽然 这个 二极管
能 handle 20ma 没有 损坏, 正常的 运作 和
效能 的 这 输出 平台 能 是 impaired 在之上
100
µ
一个 的 向前 电流. r4 阻止 这个 和 这
最小 额外的 电源 消耗.
最终, 图示 5d 显示 这 情况 的 驱动 标准,
负的-栏杆, ecl 和 这 lt1720/lt1721. 电阻 val-
ues 是 给 为 两个都 ecl 接口 类型 和 为 两个都 一个
5v 和 3v lt1720/lt1721 供应 栏杆. 又一次, 一个 fourth
电阻, r4 是 需要 至 阻止 这 低 状态 电流 从
流 输出 的 这 lt1720/lt1721, turning 在 这 内部的
静电释放/基质 二极管. 不 仅有的 能 这 输出 平台 func-
tionality 和 速 suffer, 但是 在 这个 情况 这 基质 是
一般 至 所有 这 comparators 在 这 lt1720/lt1721, 所以
运作 的 这 其它 比较器(s) 在 这 一样 包装
可以 也 是 影响. 电阻 r4 又一次 阻止 这个
和 这 最小 额外的 电源 消耗.
为 所有 这 dividers 显示, 这 输出 阻抗 是 关于
110
Ω
. 这个 制造 这些 快, 较少 比 一个 nanosecond,
和 大多数 layouts. 避免 这 temptation 至 使用 speedup
电容. 不 仅有的 能 它们 foul 向上 这 运作 的 这
ecl 门 因为 的 overshoots, 它们 能 损坏 这
ecl 输入, 特别 在 电源-向上 的 独立的
供应 配置.
这 水平的 翻译 设计 假设 一个 门 加载. mul-
tiple 门 能 有 重大的 i
IH
加载, 和 这 trans-
使命 线条 routing 和 末端 issues 也 制造 这个
情况 difficult.
ecl, 和 特别 pecl, 是 valuable 技术 为 高
速 系统 设计, 但是 它 必须 是 使用 和 小心. 和
较少 比 一个 volt 的 摆动, 这 噪音 margins 需要 至 是
evaluated carefully. 便条 那 那里 是 一些 降级 的
噪音 余裕 预定的 至 这
±
5% 电阻 selections 显示.
和 10kh/e, 那里 是 非 温度 补偿 的 这
逻辑 水平, whereas 这 lt1720/lt1721 和 这 电路
显示 给 水平 那 是 稳固的 和 温度. 这个
将 降级 这 噪音 余裕 在 温度. 在 一些
配置 它 是 可能 至 增加 补偿 和
二极管 或者 晶体管 汇合处 在 序列 和 这 电阻器 的
这些 网络.
为 更多 信息 在 ecl 设计, 谈及 至 这 eclips
数据 书 (dl140), 这 10kh 系统 设计 handbook
(hb205) 和 pecl 设计 (an1406), 所有 从 在 semi-
conductor (www.onsemi.com).
: 点此下载
