ds14285/ds14287
3 的 26
详细地 描述
这 ds14285/ds14287 real 时间 clock 和 nvram 控制 提供这 工业 标准 ds1287
时钟 函数 和 这 additional 特性 的 供应nonvolatile 控制 为 一个 外部 sram.
功能 包含 一个 nonvolatile 时间-的-日 时钟, alarm, 100-年 calendar, 可编程序的 中断,
正方形的 波 发生器, 和 114 字节 的 nonvolatile 静态的 内存. 为 这 ds14287 一个 lithium 活力
源, quartz 结晶, 和 写 保护 电路系统 是 包含 和在 一个 24-管脚 双 在-线条 包装.
这 ds14285 需要 一个 外部 quartz结晶 连接 至 这 x1 和 x2管脚 作 好 作 一个 外部
活力 源 连接 至 这 v
BAT
管脚. 一个 标准 32.768 khz quartz crystal 能 是 directly 连接
至 这 ds14285 通过 管脚 1 和 2 (x1, x2). 这 crystal 选择 为 使用 应当有 一个 指定 加载
电容 (c
L
) 的 6 pf. 为 更多 信息 在 结晶选择 和 结晶 布局 仔细考虑,
请 咨询 application 便条 58, “crystal 仔细考虑和 达拉斯市 real-时间 clocks.”
这 ds14285/ds14287 使用 它的 backup 活力 源 和 battery-backup 控制 至 制造 一个 标准
cmos 静态的 内存 nonvolatile du环绕 电源-失败 情况. during 电源 失败, 这 ds14285/ds14287
automatically 写-保护 这 外部 sram 和 提供 一个 v
CC
输出 sourced 从 它的 内部的
电池.
为 这 ds14287 这 内部的 lithium cell 是 electrically 分开的 从 这 时钟 和 记忆 当
运输 从 这 工厂. 这个 分开 是移除 之后 这 第一 应用 的 v
cc,
准许 这 lithium
cell 至 提供 数据 保持 至 这 时钟, 内部的 内存, v
CCO
和
CEO
在 subsequent 电源-downs.
小心 必须 是 带去 之后 这个 分开 有 被 broken 至 避免 无意地 discharging 这 lithium cell
通过 这 v
CCO
和
CEO
管脚.
运作
这 块 图解 在 图示 1 显示 这 管脚 connections 和 这 主要的 内部的 功能 的 这
ds14285/ds14287. 这 下列的 paragraphs describe 这 函数 的 各自 管脚.
信号 描述
地, v
CC
- 直流 电源 是 提供 至 这 设备 在 这些 管脚. v
CC
是 这 +5 volt 输入.
sqw (正方形的 波 输出)
- 这 sqw 管脚 能 输出 一个 信号 从 一个 的 13 taps 提供 用 这 15
内部的 分隔物 stages 的 这real 时间 时钟. 这 频率 的这 sqw 管脚 能 是 changed 用
程序编制 寄存器 一个 作 显示 在 表格 1. 这 sqw 信号 能 是 转变 在 和 止 使用 这 sqwe
位 在 寄存器 b. 这 sqw 信号 是 不 有 当 v
CC
是 较少 比 4.25 伏特 典型.
ad0-ad7 (多路复用 bi-directional 地址/数据 bus)
- 多路复用 buses 保存 管脚 因为
地址 信息 和 数据 信息 时间-share这 一样 信号 paths. 这 地址 是 呈现
在 这 第一 portion 的 这 总线 循环 和 这 一样 管脚 和 信号 paths 是 使用 为 数据 在 这 第二
portion 的 这 循环. 地址/数据 multiplexing做 不 慢 这 进入 时间 的 这 ds14285/ds14287
自从 这 总线 改变 从 地址 至 数据 occurs在 这 内部的 内存 进入时间. 地址 必须 是
有效的 较早的 至 这 下落 边缘 的 作/ale, 在这个 时间 这 ds14285/ds14287 latches 这 地址 从
ad0 至 ad6. 有效的 写 数据 必须 是 呈现 和使保持 稳固的 在 这 latter portion 的这 ds 或者
WR
脉冲. 在 一个 读 循环 这 ds14285/ds14287 输出 8 位 的 数据 在这 latter portion 的 这 ds 或者
RD
脉冲. 这 读 循环 是 terminated 和 这 总线returns 至 一个 高 阻抗状态 作 ds transitions
低 在 这 情况 的 motorola 定时 或者 作
RD
transitions 高 在 the 情况 的 intel 定时.
: 点此下载
