ds12r885/ds12cr887/ds12r887
带有恒压涓流充电器的
RTC
_____________________________________________________________________ 9
电源
控制
和
TRICKLE
CHARGER
V
BACKUP
OSC
总线
接口
V
CC
X1
X2
ds12r887/
DS12CR887
仅有的
ds12r887/
DS12CR887
仅有的
重置
CS
DS
作
r/w
MOT
AD0–AD7
分隔
用 8
分隔
用 64
分隔
用 64
16:1 mux
正方形的-
波
发生器
寄存器 一个, b, c, d
时钟/calendar 和
alarm 寄存器
用户 内存
114 字节
时钟/calendar
更新 逻辑
IRQ
SQW
IRQ
发生器
缓冲 时钟/
calendar 和 alarm
寄存器
地
RLCR
DS12R885
_________________________________________________________________________
功能图
_______________________________________________________________________
引脚说明
管脚
所以 EDIP
BGA
名字 函数
1 1 C5 MOT
motorola 或者 intel 总线 定时 选择. 这个 管脚 选择 一个 的 二 总线 类型. 当
连接 至 v
CC
, motorola 总线 定时 是 选择. 当 连接 至 地 或者 left
disconnected, intel 总线 定时 是 选择. 这 管脚 有 一个 内部的 pulldown 电阻.
2——X1
3——X2
连接 为 标准 32.768khz quartz 结晶. 这 内部的 振荡器 电路系统 是
设计 为 运作 和 一个 结晶 having 一个 12.5pf 指定 加载 电容 (c
L
). 管脚
x1 是 这 输入 至 这 振荡器 和 能 optionally 是 连接 至 一个 外部 32.768khz
振荡器. 这 输出 的 这 内部的 振荡器, 管脚 x2, 是 floated 如果 一个 外部 振荡器 是
连接 至 管脚 x1.
4–11 4–11
f4, d4,
f3, d3,
f2, d2,
f1, d1
AD0–
AD7
多路复用, 双向的 地址/数据 总线. 这 地址 是 提交 在 这 第一
portion 的 这 总线 循环 和 latched 在 这 ds12r885 用 这 下落 边缘 的 作. 写
数据 是 latched 用 这 下落 边缘 的 ds (motorola 定时) 或者 这 rising 边缘 的 r/
W
(intel
定时). 在 一个 读 循环, 这 ds12r885 输出 数据 在 这 latter portion 的 ds (ds 和
r/
W
高 为 motorola 定时, ds 低 和 r/
W
高 为 intel 定时). 这 读 循环 是
terminated 和 这 总线 returns 至 一个 高-阻抗 状态 作 ds transitions 低 在 这 情况
的 motorola 定时 或者 作 ds transitions 高 在 这 情况 的 intel 定时.
引脚
名称
功能
Motorola
或
Intel
总线时序选择端。利用此引脚选择两种总线类型中的一种。连接到
V
CC
时
选择
Motorola
总线时序，接地或悬空时选择
Intel
总线时序。该引脚内部有一个下拉电阻。
连接标准的
32.768khz
石英晶体。内部振荡电路设计用于驱动负载电容 (
C
L
)为
12.5pf
的
石英晶体。引脚
X1
为振荡器的输入，可选接外部
32.768khz
振荡器。引脚
X1
外接振荡器
时，内部振荡器输出引脚
X2
悬空。
双向地址
/
数据复用总线。地址于总线周期的开始发送到总线上，并由
作
信号的下降沿锁存
到
DS12R885
。所写的数据由
DS
信号的下降沿 (
Motorola
时序)或
r/
W
信号的上升沿 (
Intel
时序)锁存。读周期中，
DS12R885
于
DS
信号的后期 (
Motorola
时序中
DS
和
r/
W
均为高，
Intel
时序中
DS
为低、
r/
W
为高）将数据发送到总线上。读周期结束后，总线恢复到高阻
状态，同时
DS
在
Motorola
时序中变低，在
Intel
时序中变高。
: 点此下载
