ds1075-ind
7的 17
图示 5
选择 定时
如果 这 pdn 位 是 设置 至 0, 这 PDN
/
SELX 管脚 能 是 使用 至 转变 在 这 内部的 振荡器 和 一个
externalor 结晶 涉及. 这 “enabling sequencer” 是 又一次 运用 至 确保 这个 转变 occurs
在 一个 glitch-自由 fashion. 二 异步的 时钟 信号 是 involved, intclk 是 这 内部的 涉及
振荡器 分隔 用 一个 或者 whatever 值 的 m 是 选择. extclk 是 这 时钟 信号 喂养 在 这
oscin 管脚, 或者 这 时钟 结果 从 一个 结晶 连接 在 oscin 和 xtal. 这 行为 的
out0 是 描述 在 这 下列的 paragraphs, 这 输出 管脚 将 行为 similarly 但是 将 是 分隔
用 n.
从 内部的 至 外部 时钟
这个 是 accomplished 用 一个 高 至 低 转变 在 这 SELX 管脚. 这个 转变 是 发现 在 这
下落 边缘 的 intclk. 这 输出 out0 将 是 使保持 低 为 一个 迷你mum 的 half 这 时期 的
intclk (t
I
/2), 然后 如果 extclk 是 低 它 将 是 routed 通过 至 out0. 如果 extclk 是 高 这
切换 将 不 出现 直到 extclk returns 至一个 低 水平的.
图示 6
: 点此下载
