ad8180/ad8182
–7–
rev. b
为 r
L
> 10 k
Ω
. 为 重的 负载, 这 直流 增益 是 大概
那 的 这 电压 分隔物 formed 用 这 输出 阻抗 的
这 mux (典型地 27
Ω
) 和 r
L
.
高 速 使不能运转 clamp 电路 在 这 根基 的 q5–q8 (不
显示) 准许 这 缓存区 至 转变 止 quickly 和 整洁地 没有
dissipating 更 电源 once 止. moreover, 这些 clamps 调往
displacement 电流 流 通过 这 接合面 capacitances
的 q1–q4 away 从 这 根基 的 q5–q8 和 至 交流 地面
通过 低 阻抗. 这 二-柱子 高 通过 频率
回馈 的 这 t 转变 formed 用 这些 clamps 是 一个 重大的
改进 在 这 一个-柱子 高 通过 回馈 的 一个 简单的
序列 cmos 转变. 作 一个 结果, 板 和 包装 parasitics,
特别 偏离 电容 在 输入 和 输出 将
限制 这 achievable 串扰 和 止 分开.
布局 仔细考虑:
realizing 这 高 速 效能 attainable 和 这
ad8180 和 ad8182 需要 细致的 注意 至 板 布局
和 组件 选择. 恰当的 rf 设计 技巧 和 低
parasitic 组件 选择 是 mandatory.
线 wrap boards, prototype boards, 和 插座 是 不 recom-
mended 因为 的 它们的 高 parasitic 电感 和 capaci-
tance. instead, 表面-挂载 组件 应当 是 焊接
直接地 至 一个 打印 电路 板 (pcb). 这 pcb 应当 有
一个 地面 平面 covering 所有 unused portions 的 这 组件
一侧 的 这 板 至 提供 一个 低 阻抗 地面 path. 这
地面 平面 应当 是 移除 从 这 范围 near 输入 和
输出 管脚 至 减少 偏离 电容.
碎片 电容 应当 是 使用 为 供应 bypassing. 一个 终止
的 这 电容 应当 是 连接 至 这 地面 平面 和
这 其它 在里面 1/4 inch 的 各自 电源 管脚. 一个 额外的 大
(4.7
µ
F–10
µ
f) tantalum 电容 应当 是 连接 在
并行的 和 各自 的 这 小 电容 为 低 阻抗
供应 bypassing 在 一个 broad 范围 的 发生率.
信号 查出 应当 是 作 短的 作 可能. stripline 或者 micros-
trip 技巧 应当 是 使用 为 长 信号 查出 (变长
比 关于 1 inch). 这些 应当 是 设计 和 一个 character-
istic 阻抗 的 50
Ω
或者 75
Ω
和 是 合适的 terminated 在
这 终止 使用 表面 挂载 组件.
细致的 布局 是 imperative 至 降低 串扰. guards
(地面 或者 供应 查出) 必须 是 run 在 所有 信号 查出
至 限制 直接 电容的 连接. 输入 和 输出 信号 线条
应当 风扇 输出 away 从 这 mux 作 更 作 可能. 如果 mul-
tiple 信号 layers 是 有, 一个 buried stripline 结构 hav-
ing 地面 平面 在之上, 在下, 和 在 信号 查出 将
有 这 最好的 串扰 效能.
返回 电流 流 通过 末端 电阻器 能 也
增加 串扰 如果 这些 电流 流动 在 sections 的 这 finite-
阻抗 地面 电路 那 是 shared 在 更多 比 一个
输入 或者 输出. 降低 这 电感 和 阻抗 的 这
地面 平面 能 减少 这个 效应, 但是 更远 小心 应当 是
带去 在 安置 这 terminations. terminating cables 直接地
在 这 连接器 将 降低 这 返回 电流 流 在 这
板, 但是 这 信号 查出 在 这 连接器 和 这 mux 将
看 像 一个 打开 stub 和 将 降级 这 频率 回馈.
移动的 这 末端 电阻器 关闭 至 这 输入 管脚 将 im-
prove 这频率 回馈, 但是 这 terminations 从 neigh-
boring 输入 应当 不 有 一个 一般 地面 返回.
theory 的 运作
这 ad8180 和 ad8182 video multiplexers 是 设计 为
快-切换 (10 ns) 和 宽 带宽 (> 750 mhz). 这个
效能 是 attained 和 低 电源 消耗 (3.8 毫安 每
起作用的 频道) 通过 这 使用 的 专卖的 电路 技巧
和 一个 dielectrically-分开的 complementary 双极 处理.
这些 设备 有 一个 快 使不能运转 函数 那 准许 这 输出-
puts 的 一些 muxes 至 是 连线的 在 并行的 至 表格 一个 大 mux
和 little 降级 在 切换 时间. 这 低 无能 输出
电容 (1.7 pf) 的 这些 muxes helps 至 preserve 这 系统
带宽 在 大 matrices. 不像 早期 cmos switches,
这 切换 打开-循环 缓存区 architecture 的 这 ad8180 和
ad8182 提供 一个 unidirectional 信号 path 和 minimal 转变-
ing glitches 和 常量, 低 输入 电容. 自从 这 输入
阻抗 的 这些 muxes 是 nearly 独立 的 这 加载 imped-
ance 和 这 状态 的 这 mux, 这 频率 回馈 的 这 在
途径 在 一个 大 转变 矩阵变换 是 不 影响 用 输出.
图示 22 显示 一个 块 图解 和 simplified 图式 的 这
ad8180, 这个 包含 二 切换 缓存区 (s0 和 s1) 那
share 一个 一般 输出. 这 解码器 逻辑 translates ttl-
兼容 逻辑输入 (选择 和
使能
) 至 内部的,
差别的 ecl 水平 为 快, 低-glitch 切换. 这 seLECT
输入 确定 这个 的 这 二 缓存区 是 使能, 除非 这
使能
输入 是 高, 在 这个 情况 两个都 缓存区 是 无能
和 这 输出 是 切换 至 一个 高 阻抗 状态.
Q5
Q7
Q3
Q1
S0
I1
I3
Q6
Q8
Q4
Q2
S1
I2
I4
解码器
AD8180
1
2
3
4
IN0
地
IN1
+V
S
8
7
6
5
–V
S
输出
使能
选择
图示 22. 块 图解 和 simplified 图式 的 这
ad8180 多路调制器
各自 打开-循环 缓存区 是 执行 作 一个 complementary
发射级 追随着 那 提供 高 输入 阻抗, symmetric
回转 比率 和 加载 驱动, 和 高 输出-至-输入 分开 预定的 至
它的
β
2
电流 增益. 这 选择 缓存区 是 片面的 在 用 快
切换 电流 来源 那 准许 这 缓存区 至 转变 在 quickly.
专心致志的 flatness 电路, 联合的 和 这 打开-循环 architec-
ture 的 这 ad8180 和 ad8182, 保持 peaking 低 (典型地
< 1 db) 当 驱动 高 电容的 负载, 和输出 这 需要 为
外部 序列 电阻器 在 这 输入 或者 输出. 如果 更好的 flatness
回馈 是 desired, 一个 输入 序列 阻抗 (r
S
) 将 是 使用
(谈及 至 图示 20), 虽然 这个 将 增加 串扰. 这 直流
增益 的 这 ad8180 和 ad8182 是 almost 独立 的 加载
: 点此下载
