块 图解
20057505
描述
这 LP2996 是 一个 直线的 总线 末端 调整器 设计 至
满足 这 电子元件工业联合会 (所需的)东西 的 sstl-2. 这 输出, V
TT
是
有能力 的 sinking 和 sourcing 电流 当 regulating 这
输出 电压 equal 至 VDDQ / 2. 这 输出 平台 有
被 设计 至 维持 极好的 加载 规章制度 当
阻止 shoot 通过. 这 LP2996 也 包含 二
distinct 电源 围栏 那 separates 这 相似物 电路系统 从
这 电源 输出 平台. 这个 准许 一个 分割 栏杆 approach 至
是 使用 至 decrease 内部的 电源 消耗. 它 也
准许 这 LP2996 至 提供 一个 末端 解决方案 为 这
next 一代 的 ddr-sdram 记忆 (ddrii). 这
LP2996 能 也 是 使用 至 提供 一个 末端 电压 为
其它 逻辑 schemes 此类 作 sstl-3 或者 hstl.
序列 Stub 末端 逻辑 (sstl) 是 创建 至 im-
prove 信号 integrity 的 这 数据 传递 横过 这
记忆 总线. 这个 末端 scheme 是 essential 至 阻止
数据 错误 从 信号 reflections 当 transmitting 在 高
发生率 encountered 和 ddr-sdram. 这 大多数 com-
mon 表格 的 末端 是 类 II 单独的 并行的 termina-
tion. 这个 involves 一个 R
S
序列 电阻 从 这 chipset 至
这 记忆 和 一个 R
T
末端 电阻. 典型 值
为 R
S
和 R
T
是 25 ohms, 虽然 这些 能 是 changed
至 规模 这 电流 (所需的)东西 从 这 lp2996. 这个
implementation 能 是 seen 在下 在
图示 1
.
20057506
图示 1. sstl-末端 Scheme
LP2996
www.国家的.com 8