IS61LV12816L
整体的 硅 解决方案, 公司 — www.issi.com —
1-800-379-4774
11
rev. f
10/27/05
ISSI
®
数据 未阐明的
t
WC
地址 1 地址 2
t
WC
高-z
t
PBW
文字 1
低
文字 2
ub_cewr4.eps
t
HD
t
SA
t
HZWE
地址
CE
UB
,
LB
我们
D
输出
D
在
OE
数据
在
有效的
t
LZWE
t
SD
t
PBW
数据
在
有效的
t
SD
t
HD
t
SA
t
HA
t
HA
写 循环 非. 4
(
LB
,
UB
控制, 后面的-至-后面的 写)
(1,3)
注释:
1. 这 内部的 写 时间 是 定义 用 这 overlap 的
CE
= 低,
UB
和/或者
LB
= 低, 和
我们
= 低. 所有 信号 必须 是
在 有效的 states 至 initiate 一个 写, 但是 任何 能 是 deasserted 至 terminate 这 写. 这
t
SA
,
t
HA
,
t
SD
, 和
t
HD
定时 是
关联 至 这 rising 或者 下落 边缘 的 这 信号 那 terminates 这 写.
2. 测试 和 oe 高 为 一个 最小 的 4 ns 在之前
我们
= 低 至 放置 这 i/o 在 一个 高-z 状态.
3. 我们 将 是 使保持 低 横过 许多 地址 循环 和 这
LB
,
UB
管脚 能 是 使用 至 控制 这 写 函数.
: 点此下载
