12
R1
- 是 这 在-电流 sense 电阻. 如果 这 输入 电流 是
高 足够的, 此类 那 这 电压 漏出 横过 r1 超过
这 sense 比较器 trip 要点 (50mv 名义上的), 这 门
管脚 将 是 牵引的 更小的 (至 ~4v) 和 电流 将 是 管制
至 50mv/rsense 为 大概 600
µ
s. 这 在-电流
门槛 是 定义 在 等式 3 在下. 如果 这 600
µ
s 时间-
输出 时期 是 超过 这 在-电流 获得 将 是 设置 和
这 场效应晶体管 将 是 转变 止 至 保护 这 加载 从 过度的
电流. 一个 典型 值 为 r1 是 0.02
Ω,
这个 sets 一个 在-
电流 trip 要点 的; i
OC
= v/r = 0.05/0.02 = 2.5 放大器. 至
选择 这 适合的 值 为 r1, 这 用户 必须 第一
决定 在 what 水平的 的 电流 它 应当 trip, 引领 在
账户 worst 情况 变化 为 这 trip 要点 (50mv
±
10mv =
±
20%), 和 这 容忍 的这 电阻 (典型地
1% 或者 5%). 便条 那 这 在-电流 门槛 应当 是
设置 在之上 这 inrush 电流 水平的 加 这 预期的 加载
电流 至 避免 activating the 电流 限制 和 时间-输出
电路系统 在 开始-向上. 如果 这 电源 好的 输出 是 使用 至
使能 一个 外部 单元, 这 desired inrush 电流 仅有的
needs 至 是 考虑. 一个 rule 的 thumb 是 至 设置 这
在-电流 门槛 2-3 时间 高等级的 比 这 正常的
运行 电流.
物理的 布局 的 r1 sense 电阻
是 核心的 至 避免
这 possibility 的 false 在 电流 events. 自从 它 是 在 这
主要的 输入-至-输出 path, 这 查出 应当 是 宽 足够的
至 支持 两个都 这 正常的 电流, 和 向上 至 这 在-
电流 trip 要点. ideally 查出 routing 在 这 r1
电阻 和 这 isl6141/51 (管脚 4 (v
EE
) 和 管脚 5 (sense)
是 直接 和 作 短的 作 可能 和 零 电流 在 这
sense 线条. (看 图示 24).
cl -
是 这 总 的 所有 加载 capacitances, 包含 这 加载’s
输入 电容 它自己. 它的 值 是 通常地 决定 用
这 needs 的 这 加载 电路系统, 和 不 这 hot plug (虽然
那里 能 是 interaction). 为 例子, 如果 这 加载 是 一个
调整器, 然后 这 电容 将 是 选择 为基础 在 这
输入 (所需的)东西 的 那 电路 (支持 规章制度 下面
电流 尖刺 或者 加载, 过滤 噪音, 等.) 这 值
选择 将 影响 这 顶峰 inrush 电流. 便条 那 在 这
情况 的 一个 调整器, 那里 将 是 电容 在 这 输出 的
那 电路 作 好; 这些 需要 至 是 增加 在 这
电容 计算 在 inrush (除非 这 调整器 是
delayed 从 运作 用 这 pwrgd 信号).
rl -
是 这 相等的 resistive 值 的 这 加载 和
确定 这 正常的 运作 电流 delivered 通过
这 场效应晶体管. 它 也 affects 一些 动态 情况 (此类 作
这 释放 时间 的 这 加载 电容 在 一个 电源-
向下). 一个 典型 值 might 是 48
Ω
(i = v/r = 48/48 = 1a).
r2, c1, r3, c2 -
是 related 至 这 门 驱动器, 作 它
控制 这 inrush 电流.
r2 阻止 高 频率 振动; 10
Ω
是 一个 典型
值.
r2 = 10
Ω
.
r3 和 c2 act 作 一个 反馈 网络 至 控制 这 inrush
电流 作 显示 在 等式 4 在下, 在哪里 cl 是 这 加载
电容 (包含 module 输入 电容), 和 i
PU
是
这 门 管脚 charging 电流, nominally 50
µ
一个.
begin 用 choosing 一个 值 的 可接受的 inrush 电流 为
这 系统, 和 然后 solve 为 c2.
c1 和 r3 阻止 q1 从 turning 在 短促地 当
电源 是 第一 应用. 没有 它们, c2 将 拉 这 门
的 q1 向上 至 一个 电压 roughly equal 至 v
EE
*c2/cgs(q1)
(在哪里 cgs 是 这 场效应晶体管 门-源 电容) 在之前 这
isl6141/2 可以 电源 向上 和 actively 拉 这 门 低.
放置 c1 在 并行的 和 这 门 电容 的 q1; 分开
它们 从 c2 用 r3.
c1= [(vinmax - vth)/vth] * (c2+cgd) -
在哪里 vth 是 这
场效应晶体管’s 最小 门 门槛, vinmax 是 这 最大
运行 输入 电压, 和 cgd 是 这 场效应晶体管 门-流
电容.
r3 -
它的 值 是 不 核心的, 一个 典型 值 的 18k
Ω
是
推荐 但是 值 向下 至 1k
Ω
能 是 使用. 更小的
值 的 r3 将 增加 延迟 至 这 门 转变-在 为 hot
嵌入 和 这 单独的 retry 事件 下列的 一个 hard 故障.
便条 那 虽然 这个 ic 是 设计 为 -48v 系统, 它
能 也 是 使用 作 一个 低-一侧 转变 为 积极的 48v
系统; 这 运作 和 组件 是 通常地 类似的.
一个 可能 区别 是 这kind 的 水平的 shifting 那 将
是 需要 至 接口 逻辑 信号 至 这 uv 输入 (至 重置
这 获得) 或者 pwrgd 输出. for 例子, 许多 的 这 ic
功能 是 关联 至 the ic 基质, 连接 至
这 v
EE
管脚. 但是 这个 管脚 将 是 考虑 -48v 或者 地,
取决于 在之上 这 极性 的 这 系统. 和 输入 或者
输出 逻辑 (运动 在 5v 或者 3.3v 或者 甚至 更小的) might 是
externally 关联 至 也 v
DD
或者 v
EE
的 这 ic, instead
的 地.
I
OC
50mv
R
sense
--------------------=
(eq. 3)
准确无误的
至 sense
电流
sense 电阻
INCORRECT
和 v
EE
图示 24. sense 电阻 布局 指导原则
I
inrush
I
PU
C
L
C
2
-------
×
=
(eq. 4)
isl6141, isl6151
: 点此下载
