9
fn6240.0
二月 15, 2006
图示 5. 电容 测试 电路
图示 6. 上升/下降 时间 mismatch 测试
图示 7a. 度量 poinTS 图示 7b. 测试 电路
图示 7. skew 测试
测试 电路 和 波形
(持续)
V
DD
C
地
非 或者 nc
COM
在
阻抗
分析器
V
INL
或者 v
INH
repeat 测试 为 所有 switches.
V
CM
OUT+
输出-
90%
90%
10%
10%
t
R
t
F
1.3v< v
CM
< 2v
t
M
= | t
R
-
t
F
|
最小值 (t
R
或者 t
F
)
DIN+
din-
OUT+
输出-
50%
50%
90%
10%
10%
10%
10%
90%
90%
50%
90%
50%
t
ri
t
fi
t
ro
t
f0
t
skew_i
t
skew_o
OUT+
R
S
C
L
d-/l
D+
地
V
DD
C
d-
d+/r
R
S
C
L
输出-
DIN+
din-
|tro - tri| 延迟 预定的 至 转变 为 rising 输入 和 rising 输出 信号
.
|tfo - tfi| 延迟 预定的 至 转变 为 下落 输入 和 下落 输出 信号
s.
|tskew_0| 改变 在 skew 通过 这 转变 为 输出 信号.
|tskew_i| 改变 在 skew 通过 这 转变 为 输入 信号.
isl54400, isl54401, isl54402
: 点此下载
