2
所有 intersil 半导体 产品 是 制造的, 聚集 和 测试 下面
ISO9000
质量 系统 certification.
Intersil 半导体 产品 是 出售 用 描述 仅有的. Intersil 公司 reserves 这 正确的 至 制造 改变 在 电路 设计 和/或者 规格 在 任何 时间 和-
输出 注意. accordingly, 这 reader 是 cautioned 至 核实 那 数据 薄板 是 电流 在之前 放置 顺序. 信息 陈设 用 Intersil 是 相信 至 是 精确 和
可依靠的. 不管怎样, 非 责任 是 assumed 用 Intersil 或者 它的 附属机构 为 它的 使用; 也不 为 任何 infringements 的 专利权 或者 其它 权利 的 第三 部 这个 将 结果
从 它的 使用. 非 执照 是 准予 用 牵涉 或者 否则 下面 任何 专利权 或者 专利权 权利 的 intersil 或者 它的 附属机构.
为 信息 关于 Intersil 公司 和 它的 产品, 看 网 站点
www.intersil.com
消逝 特性
消逝 维度:
2667
µ
m x 5131
µ
m (105 毫英寸 x 202 毫英寸)
厚度: 483
µ
m
±
25.4
µ
m (19 毫英寸
±
1 mil)
接口 材料
Glassivation
类型: 渗氮 (si
3
N
4
) 在 silox (sio
2
)
渗氮 厚度: 4.0k
Å
±
1.0k
Å
silox 厚度: 12.0k
Å
±
4.0k
Å
敷金属
顶 metal 2: 德州仪器/alcu
厚度: 1.6
µ
m
±
0.02
µ
m
metal 1: 德州仪器/alcu
厚度: 0.8
µ
m
±
0.01
µ
m
基质
hvtdlm, 绑定 薄脆饼, dielectric 分开
backside 完成
硅
组装 related 信息
基质 潜在的
必须 是 系 至 地.
额外的 信息
worst 情况 电流 密度
<1.0 x 10
5
一个/cm
2
晶体管 计数
68
敷金属 掩饰 布局
是-2981rh
8765 43 2 1
9
9
10
11 12 13 14 15 16 17 18
10
10A
9
9
注释:
1. 垫子 号码 correspond 至 包装 管脚 功能.
2. bond 至 所有 四 垫子 9 locations 为 v
CC
电流 分享 目的.
3. bond 至 两个都 垫子 10 locations 为 地 电流 分享 目的.
4. 垫子 10a 是 不 使用 在 消逝 产品.
5. 消逝 backside 必须 是 连接 至 地.
是-2981rh
: 点此下载
